专利名称：：刷新相变存储器的制作方法刷新相变存储器
背景技术：
：本发明总的涉及基于处理器的系统。基于处理器的系统可包括任意具有专门的或通用的处理器的装置。这样的系统的例子包括个人计算机、膝上型计算机、个人数字助理、蜂窝电话、照相机、网页平板(webtablet)、电子游戏机、和诸如数字多用途光盘播放器的媒体装置，这里仅举几个例子。通常，这样的装置使用半导体存储器、硬盘驱动器或这二者的某种組合作为存储设备。一个普通的半导体存储器是动态随机存取存储器(DRAM)。DRAM是挥发性存储器。如果没有刷新，在电源被移除后它不保留其上存储的信息。因此，DRAM可被用作与微处理器运行的相对快速的存储设备。DRAM的一种典型应用是与系统存储器有关。通常，基于处理器的系统包括各种不同的存储器或存储设备。这样系统的例子包括硬盘驱动器、静态随机存取存储器和动态随机存取存储器。必须被插入到基于处理器的系统的存储器越多，所需的空间越多。而且，所需的存储器越多，与维护那些不同存储器相关的开销越多。在许多基于处理器的系统中，尤其在嵌入式应用中，尽可能成本高效的实现系统是所希望的。而且，在包括嵌入式应用的各种应用中，以可能的尽可能最小的尺寸实现系统是所希望的。因此，需要一种改进的基于处理器的系统。图l是本发明一个实施例中的部分阵列的示意图2是根据本发明一个实施例的单元的示意性横截面图3是本发明一个实施例的系统示意图。具体实施例方式参考图1,根据本发明一个实施例，在一个实施例中，存储器100可包括以行WL和列BL布置的存储器单元MC的阵列。虽然描述了相对小的阵列，但是本发明决不限于任何特定尺寸的阵列。尽管此处使用了术语"行"、"字线"、"位线"和"列"，但是对于所检测的阵列的类型和形式来说，它们仅仅用于说明而不是对其限制。存储器装置100包括典型的以矩阵105布置的多个存储器单元MC。矩阵105中的存储器单元MC可被安排成m行和n列，其中字线WLl-WLm相连于每一矩阵行，位线BLl-BLn相连于每一矩阵列。在一个实施例中，存储器装置100还可包括多个辅助线，该辅助线包括供电电压线Vdd和接地电压线GND，其中该供电电压线用于分配供电电压Vdd到包括存储器装置100的整个芯片，根据具体的存储器装置实施例，该电压Vdd通常可以是从1到3V，例如1.8V，该接地电压线用于分配接地电压。高电压供电线Va可提供相对高的电压，其由集成在同一芯片的装置(例如电荷泵浦升压器，在图中未示出)所产生，或从外部被供应给存储器装置100。例如，在一个实施例中高电压Va可以是4.5-5V。单元MC可以是包括相变存储器单元的任何存储器单元。相变存储器单元的例子包括使用硫属化物存储器元件18a和与装置18a串联耦合的存取、选择或阈值装置18b的存储器单元。阈值装置18b可以是由硫属化物合金制成的双向阈值开关，该硫属化物合金不会呈现从非晶相到晶相的改变，而会发生快速的由电场启动的电导率变化，只要保持电压存在则该电导率的改变就会保持。矩阵105中的存储器单元MC被连接到字线WLl-WLm的相应一个和位线BLl-BLn的相应一个。特别地，存储元件18a可具有连接到相应的位线BLl-BLn的第一端子和连接到相关的装置18b的第一端子的第二端子。装置18b可具有连接到字线WLl-WLm的第二端子。可选的，存储元件18a可被连接到相应的字线WLl-WLm,与存储元件18a相关的装置18b可被连接到相应的位线BLl-BLn。通过选择相应的4亍和列对，即通过选择相应的字线和位线对，矩阵105中的存储单元MC可以被访问。字线选择电路110和位线选择电路115可基于行地址二进制代码RADD和列地址二进制代码CADD执行字线和位线的选4奪，其中行地址二进制代码RADD和列地址二进制代码CADD分别是存储器地址二进制代码ADD的一部分，例如，其由存储器装置100从存储器外部的装置接收(例如，微处理器)。字线选择电路110可解码行地址代码RADD并选择字线WLl-WLm中相应的一个，其由所接收的特定行地址代码RADD来标识。位线选择电路115可解码列地址代码CADD并选择相应的位线或，更一^L的，选择位线BLl-BLn的相应位线包。例如，所选择的位线的数目依赖于存储装置100上的猝发读取操作期间中可被读取的数据字的数目。位线BLl-BLn可被所接收的特定列地址码CADD所标识。位线选4奪电路115与读取/写入电路120相连4妄。读取/写入电路120能够使期望的逻辑值写入到所选择的存储器单元MC中，并读取其中当前存储的逻辑值。例如，读取/写入电路120包括与比较器在一起的感应放大器、参考电流/电压产生器和用于读取存储器单元MC中存储的逻辑值的电流脉冲产生器。在一个实施例中，在待机操作情况下，和对存储器装置100的任何读取或写入访问之前，字线选择电路110可保持字线WLl-WLm位于相对高的取消选择电压Vdes(例如，大约等于高电压Va的一半的电压(Va/2))。同时，位线选择电路115可保持位线BLl-BLn断开连接，因此与读取/写入电路120隔离，或可选的，处于耳又消选择电压Vdes。在此方式下，没有存储器单元MC被访问，这是由于位线BLKBLn是浮置的或通过存取元件18b的电压被下降到大约等于0。通过利用本领域的普通技术人员所熟知的技术可提供空闲的(冗余的)行和列，并与选择部件使用，以代替坏的行、位和歹'J。在一个实施例中，在读取或写入操作期间，字线选择电路110可降低(或如果使用了MOS晶体管选择装置则升高)所选的字线WLl-WLm中的一个的电压到字线选择电压VWL(例如，如果使用了双极二极管或诸如双向阈值开关的硫属化物单元选择装置，则具有等于OV的值-地电势)，而剩余的字线可保持在字线取消选择电压Vdes。类似的，位线选择电路115可耦合所选的位线BLl-BLn中的一个(更典型的，所选的位线包)到读取/写入电路120,而剩余的未选择位线可为浮置的或保持在取消选择电压Vdes。典型的，当访问存储器装置100时，读取/写入电路120施加合适的电流力永冲到每个所选位线BLl-BLn。该脉冲幅值依赖于要执行的读取或写入操作。特别的，在一个实施例中，在读取操作期间，将相对高的读取电流脉沖施加到每个所选位线。读耳又电流脉冲可以具有合适的幅值和合适的持续时间。读取电流导致杂散电容CBL广CBLn的充电(典型的，大约lpF),该杂散电容固有地与寄生位线BLl-BLn和列驱动电路相关，并因此导致每个所选位线BLl-BLn处的位线电压V肌的相应瞬变。当读取电流被施加到每个所选位线BLl-BLn时，相应的位线电压向相应的稳态值升高，这取决于存储元件18a的电阻，即所选存储器单元MC中存储的逻辑值。瞬变的持续时间依赖于存储元件18a的状态。如果存储元件18a处于晶态并且阈值装置18b被打开，则当列被施加一定电压时，单元电流流经所选存储器单元MC，其中该电压的幅值比在存储元件18a具有较高电阻或处于复位状态时的幅值大。当施加一个恒定电流时，列线上产生的用于置位状态的电压相对于复位状态较低。在一个实施例中，可以通过将处于或接近于稳态的位线电压(或另一个与位线电压相关的电压)和合适的参考电压进行比较的方式，来估计存储器单元MC中存储的逻辑值，例如该合适的参考电压是应用处于中间态或其等价物的操作参考存储器单元所获得的。该参考电压例如可以被选定为当存储逻辑值"0"时的位线电压和当存储逻辑值"1"时的位线电压之间的一个中间值。为了避免对存储器单元MC的伪读取，在执行读取操作之前，可以将位线杂散电容CBu-C肌n放电。为此目的，提供了与位线BLl-BLn相联的位线放电电路125「125n。在一个实施例中，在任一4喿作的之前和之后，可以启动位线放电电路125r125n使之处于存储器装置操作的位线放电阶段，以放电位线杂散电容CBL广CBLn。在一个实施例中，位线;故电电路125,-125n可以晶体管的方式实现，尤其是N-沟道MOSFET,其具有纟皮连接到相应的位线BLl-BLn的漏端、被连接到提供取消选择电压Vdes的取消选择电压供电线Vdes的源端和由放电使能信号DIS—EN控制的栅端。在写入或读取操作开始之前，放电使能信号DIS—EN可被暂时确立到足够高的正电压，所以将所有的放电MOSFET打开并连接位线BLl-BLn到取消选择电压供电线Vdes。流经放电晶体管的放电电流导致位线杂散电容CBU-CBLn的放电，以达到取消选择电压Vdes。随后，在选择所期望字线WLl-WLm之前，放电使能信号DIS—EN被取消且关闭放电MOSFET。类似地，所选的行和列线可被分别预充电到合适的安全启动电压用于选择和读取或写入操作。控制器32可以是可编程装置以控制单元的读取和写入。控制器32可7包括刷新电路12。在一些实施例中，电路12也是可编程的。刷新循环可以以定时的间隔或事件检测被自动实现，这里提到两个实施例。参考图2，阵列105中的单元MC可以形成于基底36上。在一个实施例中，基底36可包括耦合到选择装置18b的导电字线52。在一个实施例中，选择装置18b可形成于基底36中，并且可以是例如二极管、晶体管或以薄膜合金形成于基底上的不可编程的硫属化物选择装置。选择装置18b可由不可编程的硫属化物材料形成，包括顶部电极71、硫属化物材料72和底部电极70。在一个实施例中，选择装置18b可以永久处于复位状态。尽管在所描述的实施例中选择装置18b位于相变存储元件18a的上面，但也可采用相反的方向。相反地，相变存储元件18a能够呈现置位或复位状态，其在下文有更详细的描述。在本发明的一个实施例中，相变存储元件18a可包括绝缘体62、相变存储材料64、顶部电才及66和势垒膜68。在本发明的一个实施例中，较低电极60可被限定于绝缘体62内。在一个实施例中，相变材料64可以是适用于非易失性存储数据的存储设备的相变材料。相变材料可以是具有电学性能(例如，电阻)的材料，其可通过施加诸如热、光、电势或电流的能量而被改变。相变材料的例子可包括硫属化物材料或双向材料。双向材料可以是经历电的或结构上变化的材料，并且一旦其被施加了电势、电流、光、热等就作为半导体工作。硫属化物材料可以是包括来自周期表的列VI的至少一个元素的材料或包括一个或多个诸如碲、硫、硒中的任意元素的碌u族元素的材料。双向的和硫属化物材料可以是可被用于存储信息的非易失性存储材料。在一个实施例中，存储材料64可以是由碲-锗-锑(TexGeySbz)类的材料或GeSbTe合金组成的硫属化物元件，虽然本发明的范围并不仅限于这些材料。在本发明的一些实施例中，快速结晶的硫属化物合金可被用作存储材料64。相对快速的置位和复位操作允许用相变存储器替换动态随机存取存储器。在室温下，可牺牲数据保留有效期或复位状态的稳定性以获得置位状态的快速编程，由于动态随机存取存储器替代装置并不旨为非易失性存储器单元。在本发明的一些实施例中，存储材料64可以具有足够高的结晶速度8以在10纳秒或更短时间内启动置位状态的编程。可牺牲数据保留时间以获得这些速度。在一些实施例中，可通过使用刷新可修正数据保留问题，如一般在动态随机存取存储器中所做的。通过以周期性间隔重新施加编程信号可刷新编程状态。例如，刷新以诸如一个小时一次的时间间隔来进行，或以诸如包括存储材料64的基于处理器系统的启动的事件检测来进行。从GST三元相图的不同区域可以获得多种合适的硫属化物材料。第一区域位于Sb2Te3点上或其附近的GeTe-SB2Te3伪二相结线的远端。迅速结晶相变存储材料的第二区域位于Sb69Te31处的SbTe低共熔点附近，且可包括诸如Ag,In,Ge或Sn的其它掺杂元素的添加。第三区域是沿GeSb线。以下为可能合适的合金的例子，包括<table>tableseeoriginaldocumentpage9</column></row><table>参看L.vanPietersen等的文章(J.Appl.Phys.Vol.9(2005)083520)。由于在非晶态下的热不稳定性，这些合金可能不适用于常规的相变存储器。已经被编程到复位状态的单元被周期性的刷新以反向在使用合金的装置操作期间自发发生的热结晶，该合金例如上面所述的数据保留性差的合金。在一个实施例中，如果存储材料64是非易失性相变材料，可通过施加电信号到存储材料来编程存储材料至至少两个存储器状态中的一个。电信号可在大体上晶态和大体上非晶态之间改变存储材料的相，其中大体上非晶态的存储材料64的电阻大于大体上晶态的存储材料的电阻。因此，在这个实施例中，存储材料64可以适于被改变为电阻值范围内的多个电阻值中的特定的一个以提供信息的数字或模拟存储。可以通过施加电势到线52和54或施加能熔化该材料的具有足够幅值的电流来实现存储材料的编程，以改变材料的状态或相，因此产生通过存储材料64的电势。响应于所施加的电势或所施加的电流，电流可流经存储材料64的一部分，并可引起对存储材料64的加热。此加热和随后的冷却可改变存储材料64的存储状态或相。改变存储材料64的相或状态可改变存储材料64的电学特性。例如，通过改变存储材料64的相可改变材料64的电阻。存储材料64也可^皮称为可编程电阻性材料或简单的称为可编程电阻材料。在一个实施例中，通过施加大约0伏特到线52和大约0.5到1.5伏特到上面的线54,可施加大约0.5到1.5伏特的电势差到存储材料64的一部分上。响应于所施加的电势，流经存储材料64的电流可引起对存储材料的加热。此加热和随后的冷却可改变材料的存^"状态或相。在"复位，，状态，存储材料可以是非晶态或半非晶态，而在"置位，，状态，存储材料可以是晶态或半晶态。非晶态或半非晶态的存储材料的电阻大于晶态或半晶态的材料的电阻。复位和置位分别与非晶态和晶态的关联是一种常规方式。也可采用其它常规方式。由于电流，存储材料64可被加热到相对较高的温度以非晶化存储材料和"复位，，存储材料。将存储体或存储材料加热到相对较低结晶温度，以使存储材料和"置位"存储材料结晶。通过以下方式可实现存储材料的不同电阻以存储信息改变电流的量以及穿过存储材料的存储体的持续时间，或调整编程电流或电压脉冲的后沿的边沿变化率，例如通过使用小于100纳秒的后沿的边沿变化率以对位进行复位或使用大于500纳秒的后沿的边沿变化率以对位进行置位。通过测量存储材料的电阻可读取存储材料64中所存储的信息。例如，使用相对的线54、52可给存储材料提供读取电流，并且使用例如感应放压可与存储器存储元件所呈现的电阻成比例。为了选择列54和行52上的单元MC，可操作用于该位置的所选择的单元MC的选择装置18b。在本发明的一个实施例中，选择装置18b的激活允许电流流经存4诸元件18a。在一些实施例中，在低电压或低电场范围A，装置18b是关闭的且可呈现非常高的电阻。在阁值电压的一半的偏压下，例如0.4V,该关闭电阻的范围可以从100000欧姆到大于IO千兆欧姆。装置18b可保持在它的关闭状态直到阈值电压vt或阈值电流It将装置18b切换到高导电的，低电阻的打开状态。在打开装置58后，通过装置58的电压下降到相对于阈值电压稍微较低的电压，被称作保持电压VH,并且保持与阔值电压非常接近。在本发明的一个实施例中，作为举例，阈值电压可以在1.1伏特的量级且保持电压可在0.9伏特的量级。在通过骤回崩溃区(snapbackregion)之后，处于打开状态的装置18b的压降保持接近于保持电压，同时流经该装置的电流被增加到某个相对高的电流水平。在该电流水平以上，装置保持打开，但是随着压降随电流增加而增加，其显示出有限微分电阻。装置i8b可保持打开直到经过装置18b的电流下降到特征保持电流值以下，该特征保持电流值依赖于形成装置18b所使用的尺寸和材料。在本发明的一些实施例中，选择装置18b不改变相。它永久的保持非晶相并且在其整个操作寿命内其电流-电压特性可保持相同。在一个实施例中，作为举例，对于直径为0.5微米的、各自所占的原子百分比为16/13/15/1/55的TeAsGeSSe所形成的装置18b，保持电流可在0.1-100微欧姆的量级。在此保持电流以下，装置18b关闭并且返回到处于低电压低电场的高阻状态。装置18b的阈值电流一般可具有与保持电流相同的量级。通过改变工艺变量可修改保持电流，该工艺变量例如顶部和底部电极材料和硫属化物材料。与诸如金属氧化物半导体场效应晶体管或双极型晶体管的常规存取装置相比，装置18b可给装置的给定区域提供高的"通3各电;危"。在一些实施例中，处于打开状态的装置18b的较高电流密度允许存储元件18a使用较高的编程电流。存储元件18a是相变存储器，这使较大的编程电流相变存储器装置得到使用，其降低了对亚光刻特征结构的需求，并降低了相应工艺的复杂性、成本、工艺变化和装置参数变化。一种用于寻址阵列12的技术釆用施加到所选列的电压V以及施加到所选行的0电压。对于装置56是相变存储器的情况，电压V选定为大于装置18b的最大阈值电压与存储元件18a的复位最大阈值电压相加的和，但小于装置18b的最小阈值电压的二倍。换句话说，在一些实施例中，装置18b的最大阈值电压与装置18a的最大复位l萄值电压相加的和小于V，且V小于装置18b的最小阈值电压的二倍。所有未选定的行和列可处于V/2的偏压。利用此方法，在未选定的行和未选定的列之间不存在偏置电压。这减小了背景泄漏电流。以此方式偏置阵列之后，可由所涉及的具体存储器技术所需要的任何方式来编程并读取存储元件18a。可通过施加存储元件相变所需的电流来编程使用相变材料的存储元件18a，或者可通过施加较低电流来读取存储器阵列,确定装置18a的电阻。对于相变存储元件18a的情况，对阵列105中的给定所选位进行编程可如下所示。对未选定的行和列可如所述进行偏置以用于寻址。0伏特被施加到所选行。一个电流被施加到所选列上，其符合大于装置18b的最大阈值电压与装置18a的最大阈值电压相加的和。可以选择该电流的幅值、持续时间和脉沖形状以将存储元件18a置于所期望的相并因此处于所期望的存储状态。可以如下所述执行相变存储元件18a的读取。未选行和列可如前面所述进行偏置。0伏特被施加到所选行。在所选列上施加一个其值大于装置18b的最大阈值电压，但小于装置18b的最小阈值电压与元件18a的最小阈值电压相加的和的电压。与所施加的电压相一致的电流小于能够编程或干扰存储元件18a的当前相的电流。如果置位相变存储元件18a，存取装置18b接通并向感应放大器呈现出低电压、高电流的状态。如果复位装置18a,则向感应放大器呈现出较高电压、较低电流的状态。感应放大器既可以比较产生的列电压与参考电压，也可以比较产生的列电流与参考电、、云上述读取和编程方案仅仅是可以釆用的技术的例子。本领域普通技术人员可以采用其它4支术。12为避免干扰作为相变存储器的存储元件18a的置位，峰值电流可等于装置18b的阈值电压减去装置18b的保持电压的差值除以总的串联电阻，该总的串联电阻包括装置18b的电阻、装置18a的外部电阻加上装置18a的置位电阻。对于短脉冲，该值可小于将开始对置位进行复位的最大编程电流。转看图3，其描述了根据本发明的实施例的系统500的一部分。系统500可用在无线装置中，例如，蜂窝电话、个人数字助理(PDA)、具有无线性能的膝上型或便携式计算机、网页平板、无线电话、寻呼机、即时通信装置、数字音乐播放器、数码相机、或其它适用于无线传输和/或接收信息的装置。系统500可被用于以下任一系统无线局域网(WLAN)系统、无线个人局域网(WPAN)系统、或蜂窝网络，^f旦本发明的范围并不限于这个方面。系统500可以包括控制器510,输入/输出(1/0)装置520(例如键盘、显示器)、存储器530、无线接口540,它们通过总线550彼此耦合。在一个实施例中，电池580可给系统500供电。应该注意本发明的范围并不限制于具有任意或所有这些部件的实施例。控制器510可以包括，例如，一个或多个微处理器、数字信号处理器、微控制器或类似部件。存储器530可被用于存储传输到系统500或由其传输的信息。可选地，存储器530还可被用于存储在系统500运行期间由控制器510执行的指令，且可被用于存储用户数据。可将指令作为数字信息来存储，以及如此处公开的，将用户数据在该存储器的一部分作为数字数据来存储以及在另一部分作为模拟信息来存储。作为另一例子，给定的部分可以一方面被如此标记并存储数字信息，然后被重新标记并重新配置以存储模拟信息。可由一个或多个不同类型的存储器提供存储器530。例如存储器530可以包括易失性存储器(随机存储器的任一类型)，诸如闪存的非易失性存储器，和/或包括存储元件18a的相变存储器，其中存储元件18a例如图1所描述的存储器100。I/O装置520可被用于产生信息。系统500可使用无线接口540利用射频(RF)信号来传输和接收发到和来自无线通信网络的信息。无线接口540的例子可以包括天线、或诸如偶极天线的无线收发器，但本发明的范围并不限于此方面。1/0装置520还可以传输能反映出存储的内容为数字输出(如果存储了数字信息)还是为模拟信息(如果存储了模拟信息)的13电压。虽然上面提供了无线应用的例子，但本发明的实施例也可被用在非无线应用中。在一些实施例中，由于相变存储器可具有较少的层，相变存储器可通过被嵌入诸如逻辑电路的其它电路变得更有效。对于一个动态随机存取存储器，要求逻辑不需要的多个附加层。在一些情况下，动态随机存取存储器可需要10至15个半导体层。这些层可以是诸如相变存储器的其它存储器实际所需要的层的数目的二倍。在整个芯片中必须提供所有的层，即使它们仅被芯片的10%至15%使用。因此，通过由相变存储器提供对动态随机存取存储器的插入式替换，可获得多种优点。在本发明的一些实施例中，可注意到使用相变存储器代替DRAM对于系统500没有区别。换句话说，系统500可能已经被设计为使用动态随机存取存储器，但是如果以相变存储器作为代替可以使其有效的使用。这可以获得如上所述的各种优点和此处未提及的其它优点。虽然通过有限数量的实施例已经对本发明进行了描述，然而本领域技术人员可以理解由此可进行大量的修改和变化。附后的权利要求旨在覆盖了所有在本发明精神和范围内的修改和变化。权利要求1.一种方法，包括刷新相变存储器。2.根据权利要求1所述的方法，包括以周期性间隔进行刷新。3.根据权利要求1所述的方法，包括基于事件检测进行刷新。4.根据权利要求1所述的方法，包括在小于IO纳秒内编程置位状态。5.—种相变存储器，包括硫属化物层；穿过所述硫属化物层的相对的触点；和为所编程的相变存储器提供刷新信号的电路。6.根据权利要求5所述的存储器，其中所述电路以周期性间隔提供刷新。7.根据权利要求5所述的存储器，其中所述电路基于事件检测提供刷新。8.根据权利要求5所述的存储器，其中所述硫属化物层在IO纳秒或更少时间内编程置位状态。9.一种相变存储器，包括在10纳秒或更少时间内编程置位状态的^E克属化物层；和穿过所述硫属化物层的相对的触点。10.根据权利要求9所述的存储器，包括为所编程的相变存储器提供刷新信号的电路。11.根据权利要求IO所述的存储器，其中所述电路以周期性间隔提供刷新。12.根据权利要求IO所述的存储器，其中所述电路基于事件检测提供刷新。13.根据权利要求9所述的存储器，其中所述层在50。C具有至少两年的存档寿命。14.一种系统，包括处理器；和被耦合到所述处理器的相变存储器，所述存储器包括硫属化物层和给所编程的相变存储器提供刷新信号的电路。15.根据权利要求14的系统，其中所述电路以周期性间隔提供刷新。16.根据权利要求14的系统，其中所述电路基于事件检测提供刷新。17.根据权利要求14的系统，其中所述^^属化物层在10纳秒或更少时间内编程置位状态。全文摘要本发明公开了一种可代替动态随机存取存储器用于基于处理器系统的相变存储器。在一些实施例中，用于相变存储器的硫属化物材料具有相对高的结晶速度以使其能被快速编程。可选择具有高结晶速度和相应的数据保留性差的材料。可通过提供刷新循环来补偿差的数据保留性。文档编号G11C16/02GK101461010SQ200780020932公开日2009年6月17日申请日期2007年4月24日优先权日2006年6月6日发明者S·J·赫金斯申请人:奥沃尼克斯股份有限公司