相变存储器驱动电路的制作方法

专利名称：相变存储器驱动电路的制作方法
技术领域：
本发明涉及一种相变存储器驱动电路，更具体地说是为一种产生的电流 脉冲加到不同存储单元上而取得很好的一致性的，并且下降沿可控的相变存 储器驱动电路设计，该电路可确保相变单元的相变过程顺利进行，属于大规 模集成电路技术领域。
技术背景相变存储器是一种新型的存储器，随着技术和工艺的发展，器件中材料 的尺寸可縮小到纳米量级，材料发生相变所需的电压大大降低、功耗减小。 在研发下一代高性能不挥发存储技术的激烈竞争中，相变存储器在读写速度， 读写次数，数据保持时间，单元面积，功耗等方面的诸多优势显示了极大的 竞争力，因而得到了较快的发展。相变存储器的基本原理是加工到纳米尺寸的可逆相变材料，利用材料 晶态时的低阻与非晶态时的高阻特性来实现不同状态的存储，相变存储器所用的材料非常少，存储密度高且制造简单，只需在现有的CM0S工艺上增加2 一4次掩模工序就能制造出来，和现成的大规模集成电路工艺结合十分完美。 相变存储器的读、写、擦除(即Read，Reset，Set)可通过电压或电流脉 冲信号进行操作，读操作(Read)是靠读出相变单元上的电压以表征其电阻 的大小，此时所加电压或电流脉冲的强度很弱，产生的热能使相变材料的温 度低于结晶温度，材料不发生相变。写入过程(Reset)是加一个短而强的电 压或电流脉冲，相变材料的温度升高到熔化温度以上，经快速冷却，多晶的 长程有序遭到破坏，从而实现由多晶向非晶的转化，低阻变为高阻；擦除过 程(Set)是施加一个长且强度中等的电压或电流脉冲，相变材料的温度升高 到结晶温度以上，但低于熔化温度，保持一定的时间(一般小于50纳秒)， 使相变材料由无定形转化为多晶，高阻变为低阻。在一个大规模的存储阵列中，由于GST材料自身特性及工艺制造误差引
入的不确定性，并且由于驱动源到不同存储单元之间经过的位线长度不同， 对应的位线电阻也存在差异，因此，由单一驱动源产生的驱动电流在不同存 储单元上存在一个偏差，有可能影响相变过程顺利转变。
为了解决这一问题，Samsung提出了一种单元电流调整(Cell Current Regulation, CRR)方法，该方法是将一条位线上的单元按离驱动源的距离远 近进行不同的分组，对较近的存储单元提供较小的驱动电流，较远的提供较 大的驱动电流，使不同区域的存储单元尽可能获得一致的驱动电流，但这一 方法要求外围电路产生多个不同的驱动源，同时向其提供必要的位线地址进 行选择，增加了外围电路的规模与复杂度。
复旦大学提出了一种利用对称位线补偿方法(Symmetric Bit line Compensation, SBC)，如图4所示，利用一根与原位线相同的连接线，对称
的补偿在原位线上由于不同的存储单元离写驱动源距离不同引起的电阻差 异。但该方法由于各单元内的MOS选通管此时具有不同的衬偏效应，在相同 的栅压下具有不同的导通电阻，并且未考虑GST单元本身电阻的差异，因此 驱动电流一致性问题仍未很好的解决。
读、写、擦除的操作电压或电流脉冲的宽度与强度都有一个最佳操作窗 口，并且相变过程对所加的电流脉冲下降沿也很敏感。由于Reset时相变材 料需要快速冷却，所需的电压或电流脉冲下降沿必须很陡(一般小于5ns)， 而Set时，为了使材料结晶完全，所需的电压或电流脉冲下降沿不必很陡， 应该稍缓一些。

发明内容
本发明的目的在于提供一种用于相变存储器的驱动电路，该驱动电路可 以产生符合需要的电流脉冲，并且加到存储单元上的电流，不随GST材料自 身特性和工艺制造误差引入的不确定性以及由于驱动源到不同存储单元之间 经过的走线长度不同弓I起对应的走线电阻存在差异而受到影响。
同时，该驱动电路产生的电流脉冲不仅有着一定的脉宽和脉高，同时可 以产生比较精确的脉冲下降沿，这样，确保了相变材料顺利实现相变。驱动电流的产生主要是根据电流镜的映射实现的，基本原理如图5所示。 具体实施时，采用了两级电流镜结构，第一级为由NMOS管形成的电流镜，第 二级为由PMOS管形成的电流镜，这样，由基准电流源电路产生的基准电流， 通过两级映射后产生的电流最终耦合至位线，加到GST单元上。
由于GST材料自身特性及制造工艺误差，每个GST单元的阻值情况是有 差别的，并非完全一致，并且不同的GST单元由于位置的不同，离驱动电流 源的距离也不同，金属走线的电阻情况也不同，采用图7所示的基本结构， 则因为上述原因，导致电流镜因为沟道长度调制效应而不能完全精确复制基 准电流，最终加到GST单元上的电流仍存在差异。
本发明采用的电流镜或其改进结构，主要是为了使每个存储单元上电流 尽可能一致。本发明的一个例子采用了共源共栅或其改进结构，抑制了沟道 长度调制效应，可使得原有结构产生的镜像电流的误差减小或消除。
相变单元GST发生相变不仅对所施加的电流脉冲的宽度及强度有关，而 且与脉冲下降沿的关系也极为紧密。为了在Set时能尽可能使相变材料结晶 完全，Set电流脉冲的下降沿需要稍缓一些；而为了在Reset操作时使相变 材料顺利由多晶态转为非晶态，Reset电流脉冲的下降沿需要稍陡一些，一 般需要小于5纳秒。
为了能得到较精确的电流脉冲下降沿，本发明在结构设计上进行了较细 致的设计，通过对电流源输出电容的改变，从而使得电流脉冲下降沿改变， 可通过多个这样的结构实现电流脉冲下降沿可控。
综上所述，本发明提供的相变存储器驱动电路，其特征在于
(1) 采用两级电流镜结构，第一级为由NMOS管形成的电流镜电路， 第二级为由PMOS管形成的电流镜电路，第一级与第二级电流镜电路相互连 接，并且第二级的输出信号最终耦合至位线。
(2) 在第一级与第二级电流镜电路之间加入控制开关，控制读、写、擦 除操作电流的脉冲时序。
(3) 所述的电流镜结构第二级电流镜电路采用共源共栅或其改进电流结 构，可抑制驱动电路中电流镜的沟道长度调制效应的影响，从而使相变存储 器的驱动电路镜像电流的误差减小或消除，并且后级负载对前级电路的影响 减弱，达到电流一致性。
(4) 通过对第二级电流镜输出电容的改变，使得电流脉冲下降沿改变，并通过多个这样的结构实现电流脉冲下降沿可控，更好的实现对相变存储单 元的编程操作。
(5)第二级电流镜输出电容的改变是通过改变第二级电流镜电路中 PMOS管的尺寸，并通过设置一系列不同尺寸的PMOS管电流镜，同时加入 多个控制开关来实现电流脉冲下降沿可控。
本发明提出的相变存储器驱动电路，为驱动相变存储单元发生可逆相变、 实现信息存储的一种电流脉冲电路；该电路设计，可产生不同脉宽与脉高的 电流脉冲，对存储单元进行读、写、擦除操作，并可实现加载到不同存储单 元上的电流脉冲具有较好的一致性，从而保证驱动的可逆相变区域的一致性， 实现读、写、擦除操作的一致性。从提高加热效率，降低存储单元操作功耗 角度，充分考虑电流脉冲的下降沿的设计，擦除时设计陡直的下降沿，保证 相变材料融化态的无定形状态快速冷却，实现多晶向非晶的快速转化，写操 作时需要稍缓的下降沿，保证相变材料非晶态向多晶态的充分晶化；考虑了 不同存储单元自身差异及路径差异，通过电流脉高、脉宽与下降沿的优化电 路设计，实现存储操作的有效进行。总之，本发明提供的相变存储器驱动电 路并没有增加整个电路的规模及复杂性，却获得了更好的驱动电流一致性， 并且获得了可控的电流脉冲下降沿，可更好的实现相变单元的相变过程。


图l是相变存储器存储单元的物理结构示意图。
图2为相变存储器1R1T的电路结构示意图。
图3为相变存储器芯片存储核心阵列示意图。
图4为对称位线补偿方法(SBC)示意图。
图5为本发明的相变存储器芯片内部电路示意图。
图6为本发明提供的相变存储器驱动电路结构示意图。
图7为本发明提供的驱动电路中电流镜的一个实施例。
图8为本发明提供的驱动电路中电流镜的另一个实施例。
图9为本发明提供的不同的电流镜结构对一致性问题影响的比对，(a)图5实施
例所示电流镜产生的电流脉冲情况；(b)图6实施例所示电流镜产生的电流脉
冲情况。
图10为本发明提供的开关关闭后电流镜充放电回路示意图，(a)电路结构图； (b) RC模型ll为本发明提供的的可控Reset脉冲下降沿示意图。
图12为本发明提供的的可控Set脉冲下降沿示意图。
图13为本发明提供的的可控Reset脉冲下降沿电路实现的一个实施例。
图14为本发明提供的的可控Set脉冲下降沿电路实现的一个实施例。
具体实施例方式
下面根据图5-图14给出本发明的较好实施例，并予以详细说明，以使本 领域技术人员能更好地理解本发明的结构特征和功能特色，而不是用来限制 本发明的范围。
根据图5所示的相变存储器芯片内部电路示意图，主要包括相变存储单元 阵列，地址解码器(行线选择电路和位线选择电路)，读、写驱动电路，驱动 控制电路和读出放大电路。相变存储单元阵列包括数条字线，数条位线和处 在字线和位线的交叉区的数个相变存储单元，每一个存储单元包括一条字线， 一个选通管及一个相变电阻，并且每一个相变电阻均可在非晶态与晶态之间 进行编程。地址解码器解码输入行地址，以选择每个存储单元的字线，位选 择电路根据输入的列地址，选择一条位线。驱动电路生成将所选存储单元编 程为非晶态的擦电流和将存储单元编程为晶态的写电流，以及读出被编程后 的存储单元状态的读电流。驱动控制电路产生一定脉冲宽度的擦除脉冲，写 脉冲和读脉冲。
图6所示的驱动电路的一个实施例，具体为一两级电流镜电路，最终产生 用于Set， Reset， Read的大小不同的驱动电流，该电路由一两级电流镜结构 实现，第一级为由三对NMOS管形成的电流镜，第二级为由三对PMOS管形 成的电流镜，并且在第一级电流镜电路与第二级电流镜电路之间分别加入三 个控制开关开关l，开关2和开关3，这些控制开关的打开与关闭由驱动控制 电路部分进行控制。驱动控制电路是通过脉冲信号发生器产生一定脉宽的控 制信号，控制后级电流镜中开关的打开与关闭，使加到相变单元上的电流为 有一定宽度与强度的脉冲信号，实现Reset， Set, Read操作。
进行擦除(Reset)操作时，需要施加一个短而强的电流脉冲，电能转变 成热能，使相变材料的温度升高到熔化温度以上，经快速冷却，多晶的长程 有序遭到破坏，从而实现由多晶向非晶的转化，低阻变为高阻。首先通过解 码电路输出的高电平将选通管NT打开，随后通过驱动控制电路将开关l打开， 而开关2，开关3关闭，这样，由PM0S管P0，P1形成的电流镜，产生一定大小的 并且一定倍数于基准电流Ibias的电流Il;同样地，由NM0S管N1，N4形成的电流镜将Il再次镜像得到所需的Reset电流Il'，ir通过打开的传输门TG及打开 的选通管NT施加到相变单元GST上，从而使相变材料发生相变，开关l的时序 决定了所施加的Reset电流脉冲的宽度，要求是一个较短的脉冲， 一般小于50 纳秒。
写入操作(Set)时，需要施加一个长且强度中等的电压或电流脉冲，相 变材料的温度升高到结晶温度以上，低于熔化温度，保持一定的时间，使相 变材料由非晶转化为多晶，高阻变为低阻。具体实施时，开关1，开关3关闭， 开关2打开，通过由PMOS管P0， P2和丽0S管N2， N5形成的两级电流镜最终产生所 需的Set电流I2'，施加到相变单元GST上，使相变材料发生由非晶态到晶态的 转换，开关2的时序决定了所施加的Set电流脉冲宽度，要求是一个稍长的脉 冲，在150 200纳秒之间。
读(Read)操作时，电流镜中开关1，开关2关闭，开关3打开，通过PMOS 管PO， P32和丽0S管N3， N6形成的两级电流镜产生所需的确定大小的读电流I3'， 这个电流很小，只有几十微安，施加到相变单元GST上，这样足够的小的电流 脉冲，产生的热能使相变材料的温度始终低于结晶温度，因此不发生相变。 读出的实质是读出GST单元上的电压情况，由其电压看电阻情况。该电压与一 参考电压经过灵敏放大器被比较放大读出，晶态与非晶态时的读出电压是可 以严格区分开的。所施加的读电流脉冲宽度由开关2的时序决定。
由于GST材料本身的特性差异及制造工艺误差不可避免地存在，因此， 每个GST单元的阻值情况是有差别的，并非完全一致，并且不同的GST单元
由于位置的不同，离驱动电流源的距离也不同，金属走线的电阻情况也不同。 如图5所示实施例的电流镜结构，由于上述电阻不一致的原因，将会导致PM0S 管P4与Pl， P5与P2， P6与P3的漏端电压存在差异，存在沟道长度调制效应。 对于图6所示的简单镜像，以Reset为例，PMOS管对Pl和P4，可以写出
因此有
IP4 = (W/L)4l + X|VDS4| (3)
E一〖W/L)i 1 + ，dsi|
虽然vds产v③Vcs4，但由于P4管输出端负载的影响，Vds4却不等于Ves4，这样，将不能精确的镜像IP1，即加到不同GST单元上的电流存在差 异。
为了抑制沟道长度调制效应，使用图6实施例所示的共源共栅电流源结 构，设计时保证
〔W/L〕4/〔W/LHW/L〕4'/〔W/L〕1. (4)
这样，VGS1，=VGS4，， VDS1=VDS4，即使Pl，与P4，存在衬偏效应，Ip4仍可以精 确镜像IiM，而不受沟道长度调制效应的影响，也就不受负载的影响了，确保 了所加的电流在不同的GST单元上尽可能一致。
图8是本发明的驱动电路中共源共栅电流镜的改进结构，优点是可使 P4，P4'消耗的电压余度降到最小，有利于在低压下实现，满足低功耗的要求。
图9 (a)和(b)分别表示了图6和图7所示实施例对应的操作电流脉冲 情况。采用图5实施例的电流镜结构，在进行Reset时，随GST单元电阻的 增大，可加到其上的电流变小；而采用图7所示的实施例，加到GST单元上 的电流几乎不随GST单元电阻的不同而变化，很好的实现了所加电流在不同 GST单元上取得很好一致性的效果。
操作电流脉冲的脉宽由控制开关控制，该开关下降沿很小，可认为是瞬间 关断的；但当开关关断后，由于电路中存在寄生电容，有正电荷Q存储在正 极板上，而负极板保持一Q的电荷值，这些电荷将转移，流入电容器的电流I 是时间t的函数
dt
Q = CV (6) 所以
!=《 (7) dt
电流是一有限值，因此，电容器两端的电压不可能突变，以Reset为例， 当进行完Reset操作时，关闭开关l，主要考虑到PMOS管的栅电容，PM0S 管P1，P4和P1' ，P4'的栅压变化将会有一个延迟。这一延迟即电荷移入栅 极所需的时间。电荷移入一定程度，栅压升高变为高电平而彻底将PM0S管pi，p4和pi' ，p4'关断，这段时间即脉冲下降沿所代表的时间。因为
Q = CgVg (8)
则栅电容越大，改变栅压所需的电荷量越大，则对应的脉冲下降沿时间越长。 栅电容表示为
Cc = CoxWL' (9)
所以，MOS管对应尺寸越大，栅电容越大，则下降沿时间越长。因此，通过 设置不同的MOS管尺寸，可达到不同的下降沿，如图11所示，通过设置不同 的P1， Pl'， P4， P4'的栅长L,可达到的不同的Reset脉冲下降沿。L为0.3， 0.5， 0.7， 0.9， 1.1， 1.3um日寸，Reset脉冲下降沿分别为3.3, 4.2， 8.8， 13.6， 17.2, 18.6ns，达到了不同的Reset脉冲下降沿，可从中选取满足需要的。如图12所 示为Set脉冲下降沿的情况，设置不同的P2， P2'， P5， P5'的栅长L，当L分 别为0.7， 0.9， 1.1， 1.3， 1.5， 1.7， 1.9um时，Set脉冲下降沿为5.3， 7.2， 8.8， 12.2， 13.1， 16.9， 20.6ns,亦可根据需要选择最优的Set脉冲下降沿。图13表示 了可控Reset脉冲下降沿的一个实施例，即通过开关l，开关1'，分别连接两 路尺寸不同的共源共栅结构，达到不同的脉冲下降沿， 一般来说，Reset脉冲 下降沿要求陡一些，故所取的尺寸需要较小些，如取的L分别为0.3， 0.5um， 可达到3.3， 4.2ns的下降沿。图14则表示了可控Set脉冲下降沿的一个实施例。
以上只是通过改变共源共栅电流镜结构中MOS管的栅长来达到不同的 下降沿，作为本发明的一个扩展，还可通过同时改变MOS管的宽长，达到类 似的效果，并且通过加入开关控制，达到所得的脉冲下降沿根据需要可控。
本发明提出的采用共源共栅电流镜结构，并通过多个不同尺寸的MOS管 设置， 一方面使驱动电流的一致性更好地实现，同时使下降沿可控，有力保 证了相变的顺利实现。为相变存储器的有效性与可靠性提供了一种新方法。
权利要求
1. 一种相变存储器的驱动电路，其特征在于采用两级电流镜结构，第一级为由NMOS管形成的电流镜电路，第二级为由PMOS管形成的电流镜电路，第一级与第二级电流镜电路相互连接，并且第二级的输出信号最终耦合至位线。
2. 根据权利要求1所述的相变存储器驱动电路，其特征是在第一级与第 二级电流镜电路之间加入控制开关，控制读、写、擦除操作电流的脉冲时序。
3. 根据权利要求1所述的相变存储器的驱动电路，其特征是所述的电流 镜结构第二级电流镜电路采用共源共栅或其改进电流结构，可抑制驱动电路 中电流镜的沟道长度调制效应的影响，从而使相变存储器的驱动电路镜像电 流的误差减小或消除，并且后级负载对前级电路的影响减弱，达到电流一致 性。
4. 根据权利要求1所述的相变存储器驱动电路，其特征是通过对第二级 电流镜输出电容的改变，使得电流脉冲下降沿改变，并通过多个这样的结构 实现电流脉冲下降沿可控，更好的实现对相变存储单元的编程操作。
5. 根据权利要求4所述的相变存储器的驱动电路，其特征是第二级电流 镜输出电容的改变是通过改变第二级电流镜电路中PMOS管的尺寸，并通过 设置一系列不同尺寸的PMOS管电流镜，同时加入多个控制开关来实现电流 脉冲下降沿可控。
全文摘要
本发明涉及一种相变存储器驱动电路，其特征在于采用两级电流镜结构，第一级为由NMOS管形成的电流镜电路，第二级为由PMOS管形成的电流镜电路，第一级与第二级电流镜电路相互连接，并且第二级的输出信号最终耦合至位线。在第一级与第二级电流镜电路之间加入控制开关，控制读、写、擦除操作电流的脉冲时序。所述的电流镜结构第二级电流镜电路采用共源共栅或其改进电流结构，可抑制驱动电路中电流镜的沟道长度调制效应的影响，从而使相变存储器的驱动电路镜像电流的误差减小或消除，并且后级负载对前级电路的影响减弱，达到电流一致性。所提供的驱动电路是为驱动相变存储单元发生可逆相变，实现信息存储的一种电流脉冲电路。
文档编号G11C11/56GK101286363SQ200810036618
公开日2008年10月15日 申请日期2008年4月25日 优先权日2008年4月25日
发明者波 刘, 宋志棠, 封松林, 菊 沈 申请人:中国科学院上海微系统与信息技术研究所