专利名称：一种nand flash存储芯片测试系统的制作方法
技术领域：
本发明涉及数字存储技术领域，尤其是涉及一种NAND FLASH存储芯片测试系统。
背景技术：
闪存(FLASH)器件是基于半导体工艺制作的集成电路芯片，具有防磁、抗震、耐 潮、体积小等优异性能。作为固态存储介质的大容量数码存储芯片，比照传统磁记录和光盘 存储器，NAND FLASH器件具有无机械结构、可反复擦写、速度快、功耗低等显著优点，目前已 经在移动存储领域(例如U盘，MP3播放器，数码存储卡，固态硬盘等等)和嵌入式应用系 统中成为无可争议的主角。 FLASH存储芯片在生产切割或者封装后，FLASH生产厂家仅对其进行了简单的物 理测试，如芯片管脚功能测试，物理特性测试。但是FLASH存储芯片的性能(包括能否正常 使用，容量的坏块(Block)比率等)都没有做过全面的测试。这就需要对其进行内部逻辑 功能测试。
发明内容
本发明提供了一种NAND FLASH存储芯片测试系统，测试系统采用主控电路作为主 机来发送测试命令，通过Flash控制器对FLASH存储芯片进行测试，可以对FLASH存储芯片 进行性能测试，标记坏块，最终对FLASH存储芯片内部逻辑性能和结构分布进行等级划分， 测试结果用数码管/LED/LCD直观显示出来。 本发明的特征在于由主控电路、若干个FLASH控制器、软件升级电路、显示电路 组成。主控电路包括中央处理器CPU —、 ROM —、 RAM —、数据缓存器一、主机接口和存储器 组成，主控电路是整个测试系统的主机，由其发出各项测试命令。每个FLASH控制器都包括 从机接口 、 CPU 二、 ROM 二、 RAM 二、数据缓存器二和FLASH存储芯片接口组成。每个FLASH 控制器一端与主控电路通过从机接口相连，另一端通过FLASH存储芯片接口与待测FLASH 存储芯片相连。FLASH控制器是测试命令的直接执行者。也就是说，此系统也可通过多个 FLASH控制器进行多通道NAND FLASH芯片测试。每个测试通道工作原理完全一样，不失一 般性，这里举例具体描述单通道测试过程。软件升级电路与主控电路相连，用于实现系统软 件升级。显示电路，由数码管/LED/LCD实现，与主控电路相连，直观反映测试电路的工作状 态及结果。 所述的FLASH存储芯片测试系统测试的整个过程预先由嵌入式软件(Firmware) 实现并存入存储器中。Firmware分两个部分， 一部分是主控电路的Firmware,被存储于存 储器的代码区，其功能是发出测试命令，控制显示测试结果。另外一部分是FLASH控制器的 Firmware,被存储于存储器的数据区，是对FLASH存储芯片的具体操作命令。
所述的FLASH存储芯片测试系统，测试过程如下在整个电路上电结束后，主控电 路开始工作，CPU —根据ROM —中的地址从存储器代码区调入主控电路的Firmware代码并 置入RAM —中执行。根据测试要求，主控电路的Firmware先把FLASH控制器的Firmware调
4入其内部的RAM二，并制定具体对FLASH的操作命令。FLASH控制器执行从主控电路收到的 命令，对代测FLASH存储芯片进行各种操作。这个操作过程都是由FLASH控制器的Firmware 实现的。 所述的基于存储卡控制器的FLASH存储芯片测试系统FLASH控制器可以是USB、 SD/匪C， SD，匪C， SM， MS和CF控制器，或者自定义协议接口中的任意一种FLASH控制器，并 且不局限于此。主机接口和从机接口与选用的FLASH控制器一致，举例如果FLASH控制器 是SD控制器，则主机接口为SD主机接口 ，从机接口为SD从机接口 。 所述的FLASH存储芯片测试系统软件升级电路用来更新程序存储器中的 Firmware代码，适应不同的FLASH存储芯片的测试要求。 所述的FLASH存储芯片测试系统通过主控电路发测试命令给FLASH控制器， FLASH控制器根据收到的命令对所连接的FLASH存储芯片进行测试，包括对FLASH存储芯片 进行擦除操作，给FLASH存储芯片写入数据，再从FLASH存储芯片回读数据，并根据回读数 据与源数据比较，判断FLASH存储芯片的性能，得出测试结果。 所述的存储器可以用FLASH存储器实现，也可以用EEPR0M实现。并且存储器可以 和主控电路中的其他组成部分CPU —、 ROM —、 RAM —、数据缓存器一、主机接口集成在一个 集成电路中，也可以采用外置存储器实现。 本发明采用嵌入式软件的方法对FLASH存储芯片进行功能测试，可以通过修改 Firmware代码实现不同的测试要求，实现对FLASH存储芯片内部逻辑性能和结构分布进行 测试，并做坏块标记，最终对Flash存储芯片进行等级划分。除此之外，本发明还具有如下 优点1、系统设计合理，通过两个CPU处理测试过程，提高测试效率。2、测试系统体积小，成 本较低。
附图1是举例本发明提供的单通道FLASH芯片测试结构框图； 附图2是主控电路的结构框图； 如图3是FLASH控制器的结构框图； 如图4是本发明的测试原理图； 如图5是本发明中FLASH控制器采用SD控制器时的结构图； 如图6是本发明进行的NAND FLASH存储芯片读写测试流程图。
具体实施例方式
下面通过实施举例，并结合附图，对本发明的技术方案作进一步具体的说明。
图l给出了本发明的单通道FLASH芯片测试结构框图。由主控电路1、FLASH控制 器2、软件升级电路3和显示电路4组成。主控电路1是整个测试系统的主机，由其发出各 项测试命令。FLASH存储卡控制器2 —端与主控电路1相连，另一端与待测FLASH存储芯片 相连。FLASH存储卡控制器2是测试命令的直接执行者。软件升级电路3和显示电路4都 与主控电路l相连。多通道结构与其类似。是一个主控电路1带多个FLASH控制器2，每个 FLASH控制器2之前独立工作，他们和主控电路1的连接关系与工作原理一样，就是单通道 FLASH芯片测试结构。不失一般性，以下的描述都以单通道测试过程为例。
上述的主控电路1由中央处理器CPU— 11、 R0M— 12、 RAM— 13、数据缓存器一 14、主机接口 15和存储器16组成，如图2所示。 图3给出了每个FLASH控制器2的组成框图，由从机接口 21 、CPU 二 22、ROM 二 23、 RAM 二 24、数据缓存器二 25和FLASH存储芯片接口 26组成。从机接口 21用来连接FLASH 控制器2与主控电路1， FLASH存储芯片接口 26用来连接存储卡控制器2与待测的FLASH 存储芯片。 本发明的实际工作过程如图4。测试的整个过程预先由嵌入式软件(Firmware)实 现并存入存储器16中。Firmware分两个部分， 一部分是主控电路的Firmware,被存储于存 储器16代码区，其功能是发出测试命令，控制显示测试结果。另外一部分是FLASH控制器 的Firmware,被存储于存储器16的数据区，是对FLASH存储芯片的具体操作命令。在整个 电路上电结束后，主控电路1开始工作，CPU — 11根据ROM — 12中的地址从存储器16代 码区调入主控电路的Firmware代码并置入RAM — 13中执行。根据测试要求，主控电路的 Firmware先把FLASH控制器的Firmware调入其内部的RAM 二 24，并制定具体对FLASH的 操作命令。FLASH控制器2执行从主控电路1收到的命令，对代测FLASH存储芯片进行各种 操作。这个操作过程都是由FLASH控制器的Firmware实现的。 图5给出的是存储卡控制器2采用SD控制器方案的原理框图，这时候，主机接口 15对应的采用SD主机接口 ，从机接口 21采用SD从机接口 。当然，FLASH控制器还可以是 USB、匪C， SM， MS和CF控制器，或者自定义协议接口中的任意一种FLASH控制器，并且不局 限于此。 图6给出的是本系统进行的FLASH存储芯片读写测试流程图。由于FLASH存储 器的特点是以块为单位进行擦除操作，以页为单位进行编程(写入)和读取。读写测试以 页单元进行，具体写入过程如图6所示。每页写入结束后，还要回读出数据，和源数据进行 比较，如果数据不一致，就去更新FLASH存储芯片的坏块表。这个过程是在FLASH控制器的 Firmware控制下实现的。在擦除完毕与读写测试都完成后，主控电路1从FLASH控制器2 读回坏块表。主机再对坏块表的信息(例如坏块总数)进行判断，然后将判断结果(例如 等级)在显示电路上进行直观的显示。例如对某个容量的FLASH进行测试，如果测试结果 发现坏块数目极少，就判断为一个等级；如果坏块数目不是很多，在规定允许范围内，就判 断另外一个等级，这里可以根据允许范围不同，等级可以有很多种；如果坏块数目超出规定 允许范围，则判断为错误等级。 本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领
域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替
代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。 尽管本文较多地使用了主控电路1、FLASH控制器2、软件升级电路3、显示电路4、
ROM— 12、RAM— 13、数据缓存器一 14、主机接口 15、存储器16、从机接口 21、FLASH存储芯
片接口 26等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便
地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的。
权利要求
一种NAND FLASH存储芯片测试系统，可以对NAND FLASH存储芯片内部逻辑性能和结构分布进行测试，并标记坏块，最终对NAND FLASH存储芯片进行等级划分。其特征在于包括主控电路(1)，由中央处理器CPU-(11)、ROM一(12)、RAM一(13)、数据缓存器一(14)、主机接口(15)和存储器(16)组成，主控电路(1)是整个测试系统的主机，由其发出各项测试命令。若干个FLASH控制器(2)，每个FLASH控制器(2)都由从机接口(21)、CPU二(22)、ROM二(23)、RAM二(24)、数据缓存器二(25)和FLASH存储芯片接口(26)组成。每个FLASH控制器(2)一端与主控电路(1)通过从机接口(21)相连，另一端通过FLASH存储芯片接口(26)与待测FLASH存储芯片相连。存储卡控制器(2)是测试命令的直接执行者。也就是说，此系统也可通过多个FLASH控制器进行多通道NAND FLASH芯片测试。每个测试通道工作原理完全一样，不失一般性，这里具体描述单通道测试过程。软件升级电路(3)，与主控电路(1)相连，用于实现系统软件升级。显示电路(4)，由LED/LCD/数码管实现，与主控电路(1)相连，直观反映测试电路的工作状态及结果。
2 根据权力要求l中所述的NAND FLASH存储芯片测试系统，其特征在于测试的 整个过程预先由嵌入式软件(Firmware)实现并存入主控电路(1)中的存储器(16)中。 Firmware分两个部分，一部分是主控电路的Firmware,被存储于程序存储器(16)代码区， 其功能是发出测试命令，控制显示测试结果。另外一部分是FLASH控制器的Firmware，被存 储于存储器(16)的数据区，是对FLASH存储芯片的具体操作命令。
3. 根据权力要求1中所述的NAND FLASH存储芯片测试系统，测试过程如下在整个 电路上电结束后，主控电路(1)开始工作，CPU— (11)根据ROM— (12)中的地址从存储器 (16)代码区调入主控电路的Firmware代码并置入RAM — (13)中执行。根据测试要求，主 控电路的Firmware先把FLASH控制器的Firmware调入其内部的RAM 二 (24)，并制定具体 对FLASH的操作命令。FLASH控制器(2)执行从主控电路(1)收到的命令，对待测的NAND FLASH存储芯片进行各种操作。这个操作过程都是由FLASH控制器的Firmware实现的。
4. 根据权力要求1中所述的NAND FLASH存储芯片测试系统，其特征在于FLASH控制 器(2)可以是USB、SD/匪C， SD，匪C， SM， MS和CF控制器，或者自定义协议接口中的任意一 种FLASH控制器，并且不局限于此。
5. 根据权力要求1中所述的NAND FLASH存储芯片测试系统，其特征在于主机接口 (15)和从机接口 (21)与选用的FLASH控制器一致，例如FLASH控制器(2)是SD控制器，则 主机接口 (15)为SD主机接口，从机接口 (21)为SD从机接口。
6. 根据权力要求l中所述的NAND FLASH存储芯片测试系统，其特征在于软件升级电 路(3)用来更新存储器(16)中的Firmware代码，适应不同的FLASH存储芯片的测试要求。
7. 根据权力要求1中所述的NAND FLASH存储芯片测试系统，其特征在于通过主控 电路(1)发测试命令给FLASH控制器(2)， FLASH控制器(2)根据收到的命令对所连接的 FLASH存储芯片进行测试，包括对FLASH存储芯片进行擦除操作，给FLASH存储芯片写入数 据，再从FLASH存储芯片回读数据，并根据回读的数据与源数据比较，判断FLASH存储芯片 的性能，得出测试结果。
8. 根据权力要求l中所述的NAND FLASH存储芯片测试系统，其特征在于所述的存储 器(16)可以用FLASH存储器实现，也可以用EEPROM实现。
9. 根据权力要求l中所述的NAND FLASH存储芯片测试系统，其特征在于所述的中央 处理器CPU— (11)、R0M— (12)、RAM— (13)、数据缓存器一 (14)、主机接口 (15)和存储器 (16)可以集成在一个集成电路中，存储器(16)也可以采用外置存储器实现。
全文摘要
本发明公开了一种NAND FLASH存储芯片测试系统。本发明的特征在于由主控芯片、若干个FLASH控制器、软件升级电路、显示电路组成。测试系统采用主控芯片作为主机来发送测试命令，通过FLASH控制器对连接到FLASH存储芯片进行测试，可以对FLASH存储芯片内部逻辑性能和结构分布进行测试，并标记坏块，最终对FLASH存储芯片进行等级划分，测试结果用数码管/LED/LCD直观显示出来。具体实现时，本发明采用嵌入式软件的方法对FLASH存储芯片进行各种功能测试，可以通过修改Firmware代码实现不同的测试要求。
文档编号G11C29/56GK101727989SQ20081012152
公开日2010年6月9日 申请日期2008年10月16日 优先权日2008年10月16日
发明者付建云, 徐建辉, 樊凌雁 申请人:付建云