专利名称：存储器位错误产生装置的制作方法
技术领域：
本发明涉及一种应用于电脑领域中的电脑主板存储器纠错测试技 术，特别是涉及一种存储器位错误产生装置。
背景技术：
作为电脑系统中的重要部件，存储器是由多颗随机读写存储半导 体芯片和连接这些半导体芯片的电路板组成，这些半导体芯片中有成
百万个记忆单元，每个单元通过电路开关的型态记忆"0"或"1"的 数码信息。而存储器是用以配合中央处理单元(CPU)高速存储正在
执行的程序及数据的，因此，存储器的可靠性和容错能力一直是业界 研究的课题。
目前，业界已将错误检査与纠正技术(Error Checking and Correcting; ECC)应用于例如服务器、工作站等电子装置中，以测试 主板存储器纠错性能。然而，要应用上述ECC技术需配合使用存储器 位错误产生装置，以通过该存储器位错误产生装置用以令待测存储器 产生位错误，从而在后续通过该ECC技术执行主板存储器纠错性能测 试。
如图1所示，其显示了现有存储器位错误产生装置结构示意图， 其可产生单位及双位错误。该装置是由普通存储器(DIMM)改装而得， 如图所示，其分别于存储器1的任意二存储器颗粒11、 12的引脚110、 120与存储器上对应的引脚13、 14之间的传输线路la、 lb上设置跳线 器15、 16。
在进行ECC测试之前，需将该存储器位错误产生装置插入主机板 上的目标存储器插槽(DIMM slot)中，并于该主机板上的其它存储器 插槽插入普通的存储器以产生合理的存储器配置，之后，开机进入操 作系统并运行存储器测试软件。当需要产生单位错误时，将该存储器 位错误产生装置的跳线器15或16去掉以将存储器颗粒11 (或存储器颗粒12)上的引脚110 (或存储器颗粒12上的引脚120)与存储器条 上对应的引脚13 (或引脚14)断开，以使引脚13 (或14)处于悬空 状态，进而产生单位错误。
当需要产生双位错误时，将该存储器位错误产生装置的跳线器15、 16均去掉以将存储器颗粒11、 12上的引脚110、 120与存储器条上对 应的引脚13、 14断开，以使引脚13、 14均处于悬空状态，进而产生 双位错误。
然而，前述现有的存储器位错误产生装置仍存在如下缺陷
首先，去掉该存储器位错误产生装置上的跳线器15及或16后， 存储器1上用于产生位错误的引脚13及或14处于悬空状态，其状态 可能为逻辑"0"，或为逻辑"1"，因此在运行存储器测试软件进行 读操作时需考虑到处于悬空状态的引脚的两种状态值。
其次，由于现有的存储器位错误产生装置是由一般的DIMM存储 器改制而成，故需要直接对存储器的线路进行改动，(例如上述在存 储器颗粒11、 12的一引脚110、 120与存储器条上对应的引脚13、 14 之间的传输线路上设置la、 lb上设置跳线器15、 16)。而这种线路改 动需要很高的技巧，风险较大，很容易导致改动失败，导致存储器报 废，造成资产损失。
再次，由于跳线器15、 16的尺寸太小，其插拔很不方便。尤其是 对于某些CPU平台，多位存储器错误会导致系统自动重起，此时需要 操作人员迅速将刚刚拔掉的跳线器插上，方能保证系统顺利重起并看 到错误信息。如此操作即给测试过程增加额外的困难。
再者，在进行ECC测试时，必须使用与现有的存储器位错误产生 装置同一型号的存储器，若该型号存储器短缺，测试便无法进行，因 而给测试带来一定的限制。
因此，如何提出一种新的存储器位错误产生装置，以克服上述现 有技术的种种缺陷，实己成为目前业界急待克服的课题。
发明内容
鉴于上述现有技术的缺点，本发明的一个目的在于提供一种存储 器位错误产生装置，使其制作容易，不易造成资产损失。本发明的又一个目的在于提供一种存储器位错误产生装置，在该 存储器位错误产生装置中无需使用跳线器，使用方便。
本发明的再一个目的在于提供一种存储器位错误产生装置，无需
使用与其型号相同的存储器，因而不会给ECC测试带来限制。
本发明的再一个目的在于提供一种存储器位错误产生装置，其能
够将产生位错误的数据引脚钳位于一种逻辑状态。
为达上述及其他目的，本发明提供一种存储器位错误产生装置，
用于插接至电子装置主板的第一存储器插槽以供测试该主板，该存储
器位错误产生装置包括 一第二存储器插槽，用于插接存储器，具有 与该存储器相同数量的引脚，且各该引脚的定义与该存储器引脚的定 义相匹配，该些引脚中包括多个数据引脚；主板插头，用于插接至该 电子装置主板的第一存储器插槽，该主板插头具有与该存储器相同数 量的引脚，各该引脚的定义与该存储器的引脚定义相同，该些引脚中 包括多个数据引脚；多个传输线路，逐一连接该主板插头上的引脚与 该第二存储器插槽上对应的引脚；以及至少一控制开关，具有第一端 和第二端，串接在一对该主板插头上的数据引脚和该第二存储器插槽 上对应的数据引脚的传输线路中，该第一端与该主板插头上的数据引 脚连接，该第二端与该第二存储器插槽上对应的数据引脚连接，当该 控制开关闭合时，该主板插头上的数据引脚的状态值等于该第二存储 器插槽上对应的该数据引脚状态值，当该控制开关断开时，产生存储 器位错误。
该存储器位错误产生装置还包括用于控制该控制开关通断的按钮。
该存储器位错误产生装置还包括钳位电路，其一端与该控制开关 的第一端电性连接，当该控制开关断开时，将该主板插头上对应的数 据引脚钳位至一状态值，其中，该状态值为逻辑"1"或逻辑"0"。 该钳位电路为上拉电路，当该控制开关断开时，将该主板插头上对应 的数据引脚状态值上拉至逻辑"1"。该主板插头的引脚还包括至少一 Vdd引脚，该上拉电路包括一上拉电阻，该上拉电路的另一端与该主 板插头的Vdd引脚电性连接。
在本发明中，该第二存储器插槽设置于该存储器位错误产生装置的顶部。且该第二存储器插槽的方向与第一存储器插槽的方向相同。
相比于现有技术，本发明主要是将存储器位错误产生装置插接于 电子装置主板的第一存储器插槽，并将存储器插接于本发明的存储器 位错误产生装置，并通过本发明的存储器位错误产生装置的控制开关 控制待测存储器的数据引脚与电子装置主板的第一存储器插槽的数据 引脚之间的连接状态，进而控制该存储器位错误产生装置的数据输出， 藉以产生存储器单位错误或多位错误。本发明的存储器位错误产生装 置与存储器分离，无需如现有技术那样对待测存储器进行线路改动， 因而不会发生现有对存储器线路改动使存储器报废，造成资产损失的 问题产生。
其次，本发明仅需操作存储器位错误产生装置上的控制开关即可 控制存储器数据输出，因此测试时操作简单。
再者，本发明的存储器位错误产生装置对插接于其上的存储器无 型号要求，其可配合任何型号的存储器使用，给存储器性能测试带来 很大的灵活性。
以及，在本发明中，当通过控制开关使存储器的数据引脚与电子 装置主板的第一存储器插槽的数据引脚之间的连接断开时，是通过本 发明的存储器位错误产生装置中的钳位电路将第一存储器插槽的数据 引脚钳位至一状态值。因此运行存储器测试软件进行读操作时无需考 虑第一存储器插槽的数据引脚的状态值，给测试带来便利。
图1为现有存储器位错误产生装置结构示意图。
图2A为本发明的存储器位错误产生装置的基本架构示意图。 图2B为存储器位错误产生装置内部线路示意图。 图2C为本发明的存储器位错误产生装置的另一实施例的基本架 构示意图。
图3为存储器、本发明的存储器位错误产生装置、电子装置的主 板插槽进行组装的示意图。1、 3 11、 12
110、 120、 13、 14 la、 lb 15、 16
2、 2"
21
22
23、 23a、 23b、 23c、 23d 241、 242、 243、 244
25
Rl、 R2、 R3、 R4 Vdd
26 a b 4
存储器 存储器颗粒
传输线路 跳线器
存储器位错误产生装置
主板插头
第二存储器插槽
传输线路
控制开关
钳位电路
电阻
Vdd引脚
按钮
第一端
第二端
第一存储器插槽
具体实施例方式
以下将通过特定的具体实例说明本发明的实施方式，熟悉此技艺 的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功 效。本发明亦可通过其他不同的具体实例加以施行或应用，本说明书 中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进 行各种修饰与变更。
请参阅图2A、 2B，其分别为本发明的存储器位错误产生装置的基 本架构示意图及内部局部线路示意图，存储器位错误产生装置2可插 拔于例如电脑等电子装置(未图示)主板的第一存储器插槽上，在本 实施方式中，存储器位错误产生装置2为小板卡，且以可产生四位位 错误的存储器位错误产生装置为例进行图示说明。如图2A、图2B所 示，该存储器位错误产生装置2包括主板插头21、第二存储器插槽22、 多个传输线路23、控制开关241、 242、 243、 244、以及钳位电路25。以下即对本发明的存储器位错误产生装置2进行详细介绍。
主板插头21用以供存储器位错误产生装置2与电子装置主板的第 一存储器插槽进行插拔作业。主板插头21具有与存储器相同数量的引 脚，所述引脚的定义与该存储器的引脚定义相同。所述引脚中包括多 个数据引脚。
第二存储器插槽22用以供插接存储器，第二存储器插槽22上的
引脚与存储器的引脚定义匹配。该些引脚中包括多个数据引脚。
请参阅图2B，传输线路23用以逐一连接存储器位错误产生装置2 的主板插头21上的引脚(PIN<0>~ PIN<n>)与第二存储器插槽22上 对应的引脚(PIN<0> PIN<n>)。当存储器位错误产生装置2的主板 插头21插入该电子装置主板的第一存储器插槽，且存储器位错误产生 装置2的第二存储器插槽22插接有存储器时，该电子装置即可通过传 输线路23对该存储器进行数据读写操作。
请参阅图2B，控制开关241、 242、 243、 244分别与四位数据引 脚之间的传输线路23a、 23b、 23c、 23d串接，用以控制四位传输线路 23a、 23b、 23c、 23d的通断。该些控制开关241、 242、 243、 244分别 具有第一端a与第二端b，该第一端a与该主板插头21上的数据引脚 连接，该第二端b与该第二存储器插槽22上对应的数据引脚连接。如 图2B所示，当控制开关241、 242、 243、 244全部闭合，传输线路23a、 23b、 23c、 23d处于连通状态，此时插接于第二存储器插槽22上的存 储器正常工作，该电子装置可对其进行读写操作。而当控制开关241、 242、 243、 244不全部闭合时，传输线路23a、 23b、 23c、 23d中有一 条或多条线路处于断开状态。例如控制开关241、 242未闭合，则与开 关241、 242串接的传输线路23a、 23b断开，主板插头21上的数据引 脚(PIN<0>~PIN<1>)与第二存储器插槽22上对应的数据引脚(PIN< 0>~PIN<1>)之间的数据传输断开，主板插头21上的数据引脚(PIN< 0>~PIN<1>)处于悬空状态，其状态值可能为逻辑"1"或逻辑"0", 此种状态值不确定的情形给该电子装置运行测试软件进行测试带来不 便。
如图2B所示，为使悬空的数据引脚状态值确定，本发明在存储器 位错误产生装置2中设置钳位电路25。如图所示，该存储器位错误产生装置的主板插头21引脚还包括至少一 Vdd引脚，钳位电路25中的 电阻R1、 R2、 R3、 R4的一端分别与上述控制开关241、 242、 243、 244的第一端a连接，Rl、 R2、 R3、 R4的另一端均连接至该主板插头 21的该Vdd引脚。当通过控制开关241、 242、 243、 244断开一条或 多条传输线路时，可通过该钳位电路25将主板插头21上对应的引脚 的状态值拉升至逻辑"l"。在本发明的其他实施例中，也可以通过钳 位电路将主板插头21上对应的引脚的状态值拉升至逻辑"0"。
为便利操作控制开关，本发明的存储器位错误产生装置的另一实 施例中还包括按钮26，如图2C所示，本实施例的存储器位错误产生 装置2'是在存储器位错误产生装置2的表面设置分别对应控制开关 241、 242、 243、 244的按钮26，以由按钮26来控制241、 242、 243、 244的断开与闭合。
请参阅图3，其为存储器3、本发明的存储器位错误产生装置2、 电子装置主板的第一存储器插槽4进行组装的示意图。如图所示，是 将上述三者按箭头标示方向进行组装。以下配合上述图2A、图2B对 应用本发明的存储器位错误产生装置2产生单位或多位错误的原理进 行说明。
电子装置开机进入操作系统，并运行存储器测试软件进行写入0 操作。当需要产生单位错误时，是通过按压装置2表面的一个按钮26 使其中一个控制开关(例如241)断开，此时，传输线路23a断开，钳 位电路25将主板插头21上对应的数据引脚PIN<0>的状态值上拉至逻 辑"l"，该电子装置运行存储器测试软件读取存储器位错误产生装置 2输出的数据中有一位数据发生错误，即数据由0变为1。该存储器位 错误产生装置2产生单位错误。
当需要产生双位错误时，是通过按压装置2表面的两个按钮26使 其中两个控制开关，例如使241、 242断开，此时，传输线路23a、 23b 断开，钳位电路25将主板插头21上对应的数据引脚PINW、 PIN<1> 的状态值上拉至逻辑"l"，该电子装置运行存储器测试软件读取存储 器位错误产生装置2输出的数据中有两位数据发生错误，即数据由0 变为1 。该存储器位错误产生装置2产生双位错误。
需说明的是，在本发明的较佳实施例中，上述第二存储器插槽22设置于该存储器位错误产生装置2的顶部，且第二存储器插槽22的方 向与该电子装置主板的第一存储器插槽的方向相同，以方便测试过程 中对该第二存储器插槽22上的存储器进行插拔，同时不会与主板上邻 近该第一存储器插槽的其他存储器插槽发生干涉，因此不会影响该邻 近的其他记忆插槽插置存储器。
此外，本发明也可以通过按压三个按钮以使存储器3产生三位错 误，也可通过按压四个按钮以使存储器3产生四位错误。其产生位错 误的原理同上述产生单位、双位错误的原理相同，故在此不再详细叙 述。
相比于现有技术，本发明主要是将存储器位错误产生装置插接于 电子装置主板的第一存储器插槽，并将存储器插接于本发明的存储器 位错误产生装置，并通过本发明的存储器位错误产生装置的控制开关 控制待测存储器的数据引脚与电子装置主板的第一存储器插槽的数据 引脚之间的连接状态，进而控制该存储器位错误产生装置的数据输出， 藉以产生存储器单位错误或多位错误。本发明的存储器位错误产生装 置是与存储器分离的，无需如现有技术那样对存储器进行线路改动， 因而不会发生现有对存储器线路改动使存储器报废而造成资产损失的 问题。
其次，本发明仅需操作存储器位错误产生装置上的控制开关即可 控制存储器数据输出，因此测试时操作简单。
再者，本发明的存储器位错误产生装置对插接于其上的存储器无 型号要求，其可配合任何型号的存储器使用，给存储器性能测试带来 很大的灵活性。
以及，在本发明中，当通过控制开关使存储器的数据引脚与电子 装置主板的第一存储器插槽的数据引脚之间的连接断开时，是通过本 发明的存储器位错误产生装置中的钳位电路将第一存储器插槽的数据 引脚钳位至一状态值。因此运行存储器测试软件进行读操作时无需考 虑电子装置主板的第一存储器插槽的数据引脚的状态值，给测试带来 便利。
此外，需特别说明的是，本实施方式是以最多能产生四位位错误 的存储器位错误产生装置为例进行图示说明，在其他实施方式中，本
ii发明也可以依据电子装置主板能够支持的存储器数据纠错功能制作所需位数位错的存储器位错误产生装置。例如可以使本发明的六个控制开关串接六位传输线路、八个控制开关串接八位传输线路，以形成可产生六位、八位位错误的存储器位错误产生装置。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何所属领域的普通技术人员可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如所附的权利要求书范围所限定。
权利要求
1、一种存储器位错误产生装置，其用于插接至电子装置主板的第一存储器插槽以供测试该主板，该存储器位错误产生装置，其特征在于，包括一第二存储器插槽，用于插接存储器，具有与该存储器相同数量的引脚，且各该引脚的定义与该存储器引脚的定义相匹配，该些引脚包括多个数据引脚；一主板插头，用于插接至该电子装置主板的第一存储器插槽，具有与该存储器相同数量的引脚，且各该引脚的定义与该存储器引脚的定义相同，该些引脚包括多个数据引脚；多个传输线路，逐一连接该主板的插头上的引脚与该第二存储器插槽上对应的引脚；以及至少一控制开关，具有第一端和第二端，串接在一对该主板的插头上的数据引脚和该第二存储器插槽上对应的数据引脚的传输线路中，该第一端与该主板的插头上的数据引脚连接，该第二端与该第二存储器插槽上对应的数据引脚连接，当该控制开关闭合时，该主板的插头上的数据引脚的状态值等于该第二存储器插槽上对应的该数据引脚状态值，当该控制开关断开时，产生存储器位错误。
2、 根据权利要求1所述的存储器位错误产生装置，其特征在于， 还包括钳位电路，其一端与该控制开关的第一端电性连接，当该控制 开关断开时，将该主板的插头上对应的数据引脚钳位至一状态值。
3、 根据权利要求2所述的存储器位错误产生装置，其特征在于， 该钳位电路为上拉电路，当该控制开关断开时，将该主板的插头上对 应的数据引脚状态值上拉至逻辑"1"。
4、 根据权利要求3所述的存储器位错误产生装置，其特征在于， 该主板插头的引脚还包括至少一 Vdd引脚，该上拉电路包括一上拉电 阻，该上拉电路的一端与该控制开关的第一端电性连接，另一端与该主板插头的Vdd引脚电性连接。
5、 根据权利要求1所述的存储器位错误产生装置，其特征在于， 该第二存储器插槽设置于该存储器位错误产生装置的顶部。
6、 根据权利要求5所述的存储器位错误产生装置，其特征在于， 该第二存储器插槽的方向与第一存储器插槽的方向相同。
7、 根据权利要求1所述的存储器位错误产生装置，其特征在于， 还包括用于控制该控制开关通断的按钮。
全文摘要
一种存储器位错误产生装置，包括主板插头、第二存储器插槽、传输线路、以及至少一控制开关，当该控制开关闭合时，该主板插头上的数据引脚的状态值等于该第二存储器插槽上对应的该数据引脚状态值，当该控制开关断开时，产生存储器位错误。本发明的存储器位错误产生装置与存储器分离，无需如现有技术那样对待测存储器进行线路改动，仅需操作存储器位错误产生装置上的控制开关即可控制存储器数据输出，因此测试时操作简单，对插接于其上的存储器无型号要求，运行存储器测试软件进行读操作时无需考虑第一存储器插槽的数据引脚的状态值。
文档编号G11C29/44GK101667463SQ20081021395
公开日2010年3月10日 申请日期2008年9月1日 优先权日2008年9月1日
发明者吴长岭, 李华庆, 范文纲 申请人:英业达股份有限公司