专利名称：使用位线区段的选择性预充电来改进存储器读取稳定性的制作方法
技术领域：
本发明大体上涉及集成电路(IC)。更明确地说，本发明涉及存储器装置。
背景技术：
存储器装置或存储器可一般描述为可存储数据以供稍后检索的硬件。一些存储器 装置包含用于存储数据(例如，由电荷表示)的一组晶体管和用于控制对数据存储的存取 的一组晶体管。晶体管的大小已缩减到45nm且不久将达到32nm。因为大小已减小，所以制 造期间可接受的错误的容限已减小。因此，所制造的晶体管在操作期间展现出较大的可变 性。晶体管技术的可变性的较大增长已消极地影响存储器装置及其读取稳定性。读取 稳定性是存储器装置当在存在噪声的情况下被存取时保持正确数据的能力。通常，使用静 态噪声容限(SNM)来测量读取稳定性。所制造的晶体管中的较大变化导致存储器装置的静 态噪声容限减小。静态噪声容限的此减小降低了位单元稳健性和对噪声的容许度，且因此 由于增加的故障而降低存储器良率。与电源电压相比稍许减小存储器装置的位线电压显著改进存储器装置的静态噪 声容限。然而，在存储器设计中，通常在存取存储器之前将位线预充电到电源电压。已进行 若干次尝试以减小位线电压，从而改进读取稳定性。先前尝试已展示对制造期间的可限制 其经改进读取稳定性的效力的工艺、温度和电压变化的较大敏感性。这些尝试中的一些包 含脉动位线方案、双电源电压和动态单元加偏压。在脉动位线方案中，下拉装置连接到位线。在将位线预充电到电源电压之后，在下 拉装置上施加窄脉冲，其降低位线电压并改进读取稳定性。此技术对此窄脉冲的产生非常 敏感，尤其因为脉冲宽度将随晶体管制造期间的工艺、电压和温度变化以及环境变化而变 化。另一尝试使用两个电源电压，一个用于位单元，且另一个用于位线，其中位线电压 低于位单元电压。添加额外电源电压是一项困难的任务，且使芯片的物理设计和检验变复
ο减小位线电压的又一尝试包含使用NMOS装置对位线预充电以使位线电压减小 NMOS装置的阈值电压。在此情况下，使用低阈值电压NMOS装置，这增加了工艺复杂性和成 本，例如需要额外掩模。另外，阈值电压对工艺、电压和温度变化具有较强依赖性。改进存储器读取稳定性的这三种尝试均对制造变化敏感，且因此难以实施且实施 起来成本较大。当在预充电电路中实施多个电源电压或一 NMOS装置时，此成本进一步增 加。因此，需要在不引起额外成本的情况下减小对制造变化的敏感性的存储器设计中的经 改进的读取稳定性。
发明内容
根据本发明的一个方面，一种存储器装置包含具有第一区段和第二区段的位线。 所述存储器装置还包含选择性地耦合到第一区段和第二区段的电荷共享电路，其中电荷共 享电路经配置以将第一区段耦合到第二区段以及使第一区段从第二区段去耦。根据本发明的另一方面，一种操作存储器装置的方法包含将位线的第一区段预充 电到第一电压，以及将位线的第二区段预充电到第二电压。第二电压不同于第一电压。所 述方法还包含在位线的第一区段与位线的第二区段之间共享电荷。根据本发明的又一方面，一种存储器装置包含用于将位线的第一区段预充电到第 一电压的装置。所述存储器装置还包含用于将所述位线的第二区段预充电到第二电压的装 置。所述存储器装置进一步包含用于在位线的第一区段与位线的第二区段之间共享电荷的
直ο根据本发明的再一方面，一种操作具有包含第一区段和第二区段的位线的存储器 装置的方法包含将位线的第一区段预充电到第一电压的步骤。所述方法进一步包含将所述 位线的第二区段预充电到第二电压的步骤，所述第二电压不同于第一电压。所述方法还包 含在位线的第一区段与位线的第二区段之间共享电荷以获得第一电压与第二电压之间的 电压电平的步骤。这已相当概括地概述了本发明的特征和技术优点，以便可更好地理解以下详细描 述。下文将描述本发明的额外特征和优点。所属领域的技术人员应了解，本发明可容易用 作修改或设计用于实行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认 识到，此类等效构造不脱离如所附权利要求书中所陈述的本发明的教示。当结合附图考虑 时，从以下描述中将更好地理解据信为本发明的特性的关于其组织和操作方法两者的新颖 特征，以及进一步目标和优点。然而，应明确地理解，图式中的每一者是仅出于说明和描述 的目的而提供，且不希望作为对本发明的限制的界定。
为了更完整地理解本申请案中的揭示内容，现参考结合附图进行的以下描述。图1是其中可有利地使用本发明的实施例的示范性无线通信系统的说明。图2A是说明用于经改进的SRAM稳定性的常规脉动位线方案的电路示意图。图2B是说明用于经改进的SRAM稳定性的常规脉动位线方案的时序图。图3是说明根据本发明一个实施例的示范性选择性预充电技术中的初始预充电 操作的电路图。图4是说明根据本发明一个实施例的示范性选择性预充电技术中的电荷共享操 作的电路图。图5是说明根据本发明一个实施例的用于读取或写入操作的位单元的选择的电 路图。图6是说明根据本发明一个实施例的示范性选择性预充电技术中将位线预充电 到不同电压的电路图。图7是说明根据本发明一个实施例的示范性选择性预充电操作的时序图。
5
图8是根据本发明一个实施例的用于实施示范性选择性预充电技术的电路的电 路示意图。图9是说明用于所揭示的半导体集成电路的电路、布局和逻辑设计的设计工作站 的框图。
具体实施例方式图1展示其中可有利地使用本发明的实施例的示范性无线通信系统100。出于说 明的目的，图1展示三个远程单元120、130和150，以及两个基站140。将认识到，典型的无 线通信系统可具有更多远程单元和基站。远程单元120、130和150包含根据本发明的实施 例而创造的存储器装置125A、125B和125C。图1展示来自基站140以及远程单元120、130 和150的前向链路信号180，以及从远程单元120、130和150到基站140的反向链路信号 190。在图1中，将远程单元120展示为移动电话，将远程单元130展示为便携式计算 机，且将远程单元150展示为无线本地回路系统中的固定位置远程单元。举例来说，远程单 元可为手机、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元，或例 如仪表读数设备等固定位置数据单元。尽管图1说明根据本发明的教示的远程单元，但本 发明不限于这些示范性所说明单元。本发明可适宜地用于包含根据本发明的教示而制造的 存储器装置的任何装置中。图2A是说明用于经改进的存储器稳定性的常规脉动位线方案的电路示意图。电 路20包含位单元21，其经配置以存储数据，且耦合到额外电路以控制电路20的读取和写入 行为。位单元21可以是六晶体管存储单元。预充电信号PCH耦合到预充电电路22。预充 电电路22包含耦合到位线BL的晶体管221、耦合到反位线BLB的晶体管222以及耦合到 位线BL和反位线BLB两者的晶体管223。脉冲信号PULSE耦合到下拉电路23。下拉电路 23包含耦合到位线BL的晶体管231、耦合到反位线BLB的晶体管232以及耦合到位线BL 和反位线BLB两者的晶体管233。出于说明性目的，现将描述常规脉动位线方案的操作。图2B是说明用于经改进的 存储器稳定性的常规脉动位线方案的时序图。电路20在时间251处开始，此时预充电信号 PCH为低，且晶体管221将位线BL上拉到电源电压VDD，且晶体管222将反位线BLB上拉到 电源电压VDD。在时间252处，预充电信号PCH为高，从而关断晶体管221、晶体管222和晶 体管223，以使位线BL和反位线BLB与电源电压Vdd断开连接。在时间252处，在脉冲信号 PULSE上产生窄正脉冲。脉冲信号PULSE接通晶体管231和晶体管232，以将位线BL和反 位线BLB耦合到接地206。晶体管233断开以使位线BL与反位线BLB断开连接。位线BL 和反位线BLB上发生电压减小。在时间253处，脉冲信号PULSE返回到低，因此位线BL和 反位线BLB停止减小电压。尽管此技术减小位线电压以改进读取稳定性，但此技术对窄脉 冲的产生非常敏感，尤其因为脉冲宽度将随晶体管制造期间的工艺、电压和温度变化而剧 烈变化。现在参看图3、图4和图5，现在将描述示范性经改进的选择性预充电技术。所述 选择性预充电技术减小位线电压以在不对工艺、电压和温度变化敏感的情况下改进读取稳 定性。通过在位线的选择性地耦合的区段之间共享电荷而减小位线电压，以实现读取和写入操作期间的共享。尽管将描述SRAM存储器装置，但选择性预充电技术可应用于任何存储 器设计，包含(但不限于)SRAM、DRAM或MRAM。将位线的不同部分预充电到不同电压(例如，Vdd和GND)，且通过使用电荷共享，实 现位线电压的所需最终值。在一个实施例中，电荷共享操作被划分为三个部分。首先，如图 3中所说明，将位线的上部部分预充电到VDD，而将位线的下部部分预充电到GND。接下来，如 图4中所说明，电荷共享开关接通，以实现位线的下部部分的上部之间的电荷共享。因此， 最终位线电压将由与C2之间的电容的比率决定。最后，如图5所说明，针对所有列停用 电荷共享，同时所述开关针对经选定用于读取或写入操作的列保持接通。图3是说明示范性选择性预充电技术中的初始预充电操作的框图。框图30包含 上部位线31连同由电容器311说明的相关联电容(具有值CbJ。下部位线33具有由电容 器331说明的相关联电容(具有值C2)。上部位线31和下部位线33耦合到多路复用开关 32。在框图30中，多路复用开关32在初始预充电期间断开，以允许上部位线31预充电到 电源电压VDD，且下部位线33预充电到接地GND。另外，位单元34耦合到上部位线31。在 另一实施例中，位单元34可耦合到下部位线33。图4是说明示范性选择性预充电技术中的电荷共享操作的框图。框图40包含上 部位线31、由电容器311表示的电容、下部位线33、由电容器331表示的电容以及多路复用 开关32。通过闭合多路复用开关32以将上部位线31耦合到下部位线33而发生电荷共享 操作。上部位线31与下部位线33的组合上的最终电压是上部位线31上的初始电压、 下部位线33上的初始电压、电容器311和电容器331的函数，如给定为 其中N是连接到多路复用开关32的位线对的数目。图5是说明示范性选择性预充电技术中的电荷共享停用的框图。框图50包含上部 位线31、由电容器311表示的电容、下部位线33、由电容器331表示的电容以及多路复用开 关32。在电荷共享已完成之后，多路复用开关32断开以使上部位线31与下部位线33断开 连接。此断开停用电荷共享操作，因此可从位单元34读取数据或将数据写入到位单元34。 多路复用开关52保持闭合，因为位单元54已被选定用于读取或写入操作。图6是说明根据本发明另一实施例的示范性选择性预充电技术中将位线预充电 到不同电压的框图。在此实施例中，并非所有上部位线均充电到电源电压VDD。框图60包含 上部位线31、由电容器311表示的电容、下部位线33、由电容器331表示的电容以及多路复 用开关32。将上部位线31预充电到电源电压VDD，且将下部位线33预充电到接地GND。在 此实施例中，可将每一上部位线预充电到不同电压。举例来说，将上部位线61预充电到接 地GND。因此，当发生电荷共享时，与所有上部位线均预充电到电源电压Vdd时相比，上部位 线和反上部位线将具有较低的最终电压。可将额外位线充电到接地GND、电源电压Vdd或其 它电源电压(未图示)，以获得适当的最终电压。图7是说明选择性预充电操作的时序图。对上部位线BLu、反上部位线BLBu、下部 位线B、和反下部位线BLB^的选择性预充电操作由预充电信号PRECHG、多路复用信号MUX_ STATE和电荷共享信号CH_SH控制。字线信号WL启用对上部位线BLu、反上部位线ΒΙΛ、
7下部位线B、和反下部位线BLB^的存取。电路的初始状态在时间711处，此时预充电信号 PRECHG、多路复用信号MUX_STATE、电荷共享信号CH_SH和字线WL为低。使下部位线BU和 反下部位线BLB^预放电到接地，且将上部位线BLu和反上部位线BLBu预充电到电源电压 VDD。电源电压电平由点划线指示。在预充电信号PRECHG变高(使预充电电路减活)之后，当多路复用信号MUX_ STATE为低时，启用电荷共享。因此，在时间712处，电荷共享信号CH_SH变高。上部位线 BLu和反上部位线BLBu的电压响应于电荷共享而朝接地GND减小。另外，下部位线B、和反 下部位线BIA的电压朝电源电压Vdd增力卩。在指示电荷共享操作结束的时间713之前不久， 多路复用信号MUX_STATE变高。因此，电荷共享信号CH_SH在时间713处变低，从而完成电 荷共享操作。上部位线BLu、反上部位线BLBu、下部位线BI^和反下部位线BLB^的电压在电 荷共享操作结束时的时间713处稳定。上部位线BLu和反上部位线BLBu的电压的减小增加 了存储器的读取稳定性。在时间714处，字线WL变高，从而指示读取操作已开始。上部位线BLu、上部反位 线BLBu、下部位线BI^和下部反位线BLB^上的电压朝接地GND放电。在读取操作已完成且 字线WL变低之后的时间715处，预充电信号PRECHG变低。因此，上部位线BLu和反上部位 线BLBu预充电到电源电压VDD，且下部位线B、和反下部位线BLB^预放电到接地GND。在时 间716之前不久，多路复用信号MUX_STATE变低，从而在时间716处将所有信号重新置于其 初始状态中。图8是根据本发明一个实施例的用于实施示范性选择性预充电技术的电路的电 路示意图。电路80包含上部位线85 (BLu)和反上部位线ST(BLBu),其经配置以存取位单元 84。另外，电路80包含下部位线86 (BLl)和反下部位线88 (BLBl)。尽管将位单元84展示 为连接到上部位线85、87，但位单元84也可连接到下部位线86、88。经配置以激活电荷共 享的电荷共享启用电路81耦合到多路复用信号MUX_STATE和预充电信号PRECHRG，且输出 电荷共享信号CH_SH。电荷共享启用电路81包含耦合到多路复用信号MUX_STATE的反相 器812、耦合到反相器812的输出和预充电信号PRECHRG的“与非”门814，以及耦合到“与 非”门814的输出的反相器816。所说明的电荷共享启用电路81只是能够激活电荷共享的 逻辑门的一个可能的组合。预充电电路891耦合到上部位线85、87，且下拉电路892耦合到 下部位线86、88。预充电电路891和下拉电路892可由预充电信号PRECHRG控制。电荷共享信号CH_SH和选择信号SELn是到用于控制电荷共享电路83的“或非”门 82的输入。电荷共享电路83在电荷共享信号CH_SH为高时活动。当电荷共享电路83活动 时，上部位线85耦合到下部位线86，且上部位线87耦合到下部位线88。选择信号SELn用 于为读取或写入操作选择位单元。尽管仅展示一个选择信号SELn、上部位线BLu、反上部位 线BLBu、下部位线BU和反下部位线BLBy但其更多的选择信号SELru上部位线BLu、反上部 位线BLBu、下部位线BU和反下部位线BLB^可并入到电路80中。另外，更多的位单元可并 入到电路80中。现将结合时序图70描述电路80的操作。在时间711处，预充电信号PRECHG为低， 且多路复用信号MUX_STATE为低。电荷共享启用电路81的输出CH_SH将为低。将上部位 线85、87预充电到电源电压VDD，且将下部位线86、88预充电到接地。在预充电信号PRECHG 变高(使预充电电路减活)之后的时间712处(此时多路复用信号MUX_STATE保持为低)，电荷共享启用电路81的输出CH_SH变高。这致使“或非”门82控制电荷共享电路83以将 上部位线85、87耦合到下部位线86、88，从而导致上部位线BLu和反上部位线BLBu上的电 压减小。在时间713处，在多路复用信号MUX_STATE变高之后，电荷共享启用电路81的输 出CH_SH变低。此变化致使电荷共享电路83使上部位线85、87从下部位线86、88去耦，从 而结束电荷共享。在时间714处，(响应于写入线信号WL)存取位单元84，且发生读取或写 入操作。如本发明所描述的电荷共享技术通过使位线电压从电源电压减小来改进存储器 读取稳定性。通过将位线的一个区段预充电到第一电压并将位线的第二区段预充电到第二 电压来减小位线电压。电荷共享电路它们选择性地耦合两个区段以达到第一与第二电压之 间的位线电压。最终电压部分取决于位线的两个区段的相对电容，因此装置中的任何制造 变化均不影响电荷共享的操作。在一个实施例中，第一区段为上部位线，且第二区段为下部 位线。本发明的一个优点是通过减小位线电压而改进的读取稳定性。可为位线选择精确 的电压电平。如上文所提及，位线电压的减小改进了存储器装置的静态噪声容限(SNM)。所 存取的位单元和半选定的位单元两者均得到改进，因为所有位线均经历与位单元的电源电 压相比较低的电压。半选定的位单元是根据所断言的字线选择而不是根据其位线选择的单兀。本发明的第二优点是出众的设计稳健性。本发明不取决于晶体管的阈值电压和临 界信号的时序。本发明的第三优点是工艺变化容许度。所提出的解决方案取决于不随工艺、电压 和温度变化而改变的相对电容值。位线电压将独立于工艺条件。本发明的第四优点是设计灵活性。可通过选择哪些位线段预充电到Vdd以及哪些 位线段预充电到接地来改变位线的电压值。举例来说，将一个位线或更多位线预充电到接 地可允许较大的增量值(位线从Vdd的变化)。举例来说，如果电源电压为1.125伏，且上 部区段为1. 125伏且下部区段为1. 125伏，那么在所有位线均被预充电到Vdd的情况下，最 终电压可为1.125伏。在此情况下，增量将为0毫伏。然而，在相同情况下，如果位线中的 一者被预放电到接地，那么最终电压将为1.00伏。在此情况下，增量将为125毫伏。因此， 存在关于位线区段可预充电到的电压的高度灵活性。本发明的第五优点是仅使用一个电源电压。这简化了顶层物理设计和存储器的检验。如所揭示的存储器装置可耦合到微处理器或其它微电子装置。存储器装置可与微 处理器一起封装，且进一步并入到通信装置中。举例来说，存储器可内嵌在移动电话或通信
基站中。图9是说明用于所揭示的半导体集成电路的电路、布局和逻辑设计的设计工作站 的框图。设计工作站900包含硬盘901，其含有操作系统软件、支持文件和设计软件(例如， 铿腾(Cadence)或OrCAD)。设计工作站900还包含显示器以促进电路设计910的设计。电 路设计910可为如上文所揭示的存储器电路。存储媒体904被提供用于有形地存储电路设 计910。电路设计910可以文件格式(例如，⑶S II和GERBER)存储在存储媒体904上。 存储媒体904可为⑶-ROM、DVD、硬盘、快闪存储器或其它适当装置。此外，设计工作站900
9包含用于接受来自存储媒体904的输入或将输出写入到存储媒体904的驱动设备903。记录在存储媒体904上的数据可指定逻辑电路配置、用于光刻掩模的图案数据， 或用于例如电子束光刻等串行写入工具的掩模图案数据。所述数据可进一步包含例如与逻 辑模拟相关联的时序图或网络电路等逻辑检验数据。在存储媒体904上提供数据通过减少 用于设计半导体集成电路的工艺的数目来促进电路设计910的设计。尽管已详细描述了本发明及其优点，但应理解，在不脱离如所附权利要求书所界 定的本发明的精神和范围的情况下，可在本文中作出各种改变、替代和更改。举例来说，尽 管已描述了 SRAM存储器装置，但选择性预充电技术可应用于任何存储器设计，包含(但不 限于)SRAM、DRAM或MRAM。此外，本发明的范围无意局限于说明书中所描述的工艺、机器、制 造、物质的组成、手段、方法和步骤的特定实施例。如所属领域的一般技术人员从本发明的 揭示内容中将容易了解，可根据本发明利用当前存在或以后将开发的执行与本文所描述的 对应实施例大体相同的功能或实现与其大体相同的结果的工艺、机器、制造、物质的组成、 手段、方法或步骤。因此，所附权利要求书意在将此类工艺、机器、制造、物质的组成、手段、 方法或步骤包含在其范围内。
权利要求
一种存储器装置，其包括第一位线，其具有第一区段和第二区段；以及电荷共享电路，其选择性地耦合到所述第一区段和所述第二区段，其中所述电荷共享电路经配置以将所述第一区段耦合到所述第二区段以及使所述第一区段从所述第二区段去耦。
2.根据权利要求1所述的存储器装置，其中所述第一位线的所述第一区段预充电到第 一电压，且所述第一位线的所述第二区段预充电到不同于所述第一电压的第二电压。
3.根据权利要求2所述的存储器装置，其中所述第一位线的所述第一区段预放电到接 地，且所述第一位线的所述第二区段预充电到电源电压。
4.根据权利要求2所述的存储器装置，其进一步包括具有第一区段和第二区段的第二 位线，其中所述第二位线的所述第一区段和所述第二位线的所述第二区段预充电到所述第 一电压。
5.根据权利要求1所述的存储器装置，其进一步包括电荷共享启用电路，所述电荷共 享启用电路经配置以在预充电电路不活动且多路复用信号指示电荷共享时激活所述电荷 共享电路。
6.根据权利要求1所述的存储器装置，其进一步包括耦合到所述第一位线的所述第一 区段的位单元。
7.根据权利要求1所述的存储器装置，其进一步包括具有第一区段和第二区段的反位 线，其中所述电荷共享电路选择性地耦合到所述反位线的所述第一区段和所述反位线的所 述第二区段，且经配置以将所述反位线的所述第一区段耦合到所述反位线的所述第二区段 以及使所述反位线的所述第一区段从所述反位线的所述第二区段去耦。
8.根据权利要求1所述的存储器装置，其中所述存储器装置耦合到微处理器。
9.根据权利要求8所述的存储器装置，其中所述存储器装置和微处理器集成到通信装 置中。
10.一种操作具有包含第一区段和第二区段的位线的存储器装置的方法，其包括将所述位线的所述第一区段预充电到第一电压；将所述位线的所述第二区段预充电到第二电压，所述第二电压不同于所述第一电压；以及在所述位线的所述第一区段与所述位线的所述第二区段之间共享电荷，以获得所述第 一电压与所述第二电压之间的最终电压。
11.根据权利要求10所述的方法，其中至少部分地由所述位线的所述第一区段的电容 和所述位线的所述第二区段的电容来决定所述最终电压。
12.根据权利要求10所述的方法，其中预充电所述第一区段包括将所述位线的所述第 一区段预充电到电源电压，且预充电所述第二区段包括将所述位线的所述第二区段预充电 到接地电压。
13.根据权利要求10所述的方法，其进一步包括将第二位线的第一区段和第二位线的第二区段预充电到所述第一电压。
14.根据权利要求10所述的方法，其中共享电荷在预充电电路不活动时根据多路复用 状态信号而发生。
15.根据权利要求10所述的方法，其进一步包括 将与通信有关的数据存储在所述存储器装置中。
16.一种存储器装置，其包括用于将位线的第一区段预充电到第一电压的装置；用于将所述位线的第二区段预充电到第二电压的装置；以及用于在所述位线的所述第一区段与所述位线的所述第二区段之间共享电荷的装置。
17.根据权利要求16所述的存储器装置，其中所述第一电压为电源电压。
18.根据权利要求16所述的存储器装置，其中所述第二电压为接地。
19.根据权利要求16所述的存储器装置，其中所述存储器装置并入到蜂窝式电话中。
20.一种操作具有包含第一区段和第二区段的位线的存储器装置的方法，其包括以下 步骤将位线的第一区段预充电到第一电压；将所述位线的所述第二区段预充电到第二电压，所述第二电压不同于所述第一电压；以及在所述位线的所述第一区段与所述位线的所述第二区段之间共享电荷，以获得所述第 一电压与第二电压之间的电压电平。
21.根据权利要求18所述的方法，其进一步包括将第二位线的第一区段预充电到所述 第一电压且将所述第二位线的第二区段预充电到所述第一电压的步骤。
22.根据权利要求18所述的方法，其进一步包括预充电反位线的第一区段和所述反位 线的第二区段并在所述反位线的所述第一区段与所述反位线的所述第二区段之间共享电 荷的步骤。
23.根据权利要求16所述的方法，其进一步包括 将经由通信链路接收到的数据存储在所述存储器装置中。
24.一种有形地体现在计算机可读媒体上的存储器设计结构，其包括 第一位线，其具有第一区段和第二区段；以及电荷共享电路，其选择性地耦合到所述第一区段和所述第二区段，其中所述电荷共享 电路经配置以将所述第一区段耦合到所述第二区段以及使所述第一区段从所述第二区段 去華禹ο
25.根据权利要求24所述的存储器设计结构，其进一步包括耦合到所述第一位线和所 述电荷共享电路的微处理器。
全文摘要
一种存储器装置在存取位单元(34)之前利用选择性预充电和电荷共享来减小位线电压。通过将所述位线的不同区段(31、33)预充电到不同电压(例如，电源电压和接地)并使用这些区段之间的电荷共享来实现位线电压的减小。读取稳定性因位线电压的所述减小而改进。位线区段之间的相对电容差(B2-C2)决定电荷共享之后的所述位线电压。因此，所述存储器装置容许工艺或温度变化。可通过选择预充电到电源电压或接地的所述区段而在设计上控制所述位线电压。
文档编号G11C7/12GK101919003SQ200880125030
公开日2010年12月15日 申请日期2008年12月15日 优先权日2007年12月15日
发明者杨赛森, 穆罕默德·H·阿布-拉赫马, 里图·哈巴, 陈南 申请人:高通股份有限公司