专利名称：存储单元失效分析的测试方法
技术领域：
本发明涉及半导体器件的测试领域，尤其涉及存储单元失效分析的测试方法。
背景技术：
存储单元用来存放或者暂时存放参与运算的数据和运算结果，在电子通讯产品中 获得了广泛的应用。随着ASIC设计技术的发展，已有越来越多的存储单元内嵌或外挂到 ASIC, FPGA芯片中使用。但是在ASIC与FPGA逻辑代码设计中，存储单元经常出现一些故 障，例如存储单元读写功能不正确或者一个存储单元的数据受到其它单元的数据或读写操 作的影响而发生变化。因此，对存储单元进行项目测试是非常重要的。在大规模生产之前和在新存储单元阵列的开发过程中，测试可包含对存储单元阵 列的特性进行测量，例如存储单元的电性能，存储单元属性的一致性，RH反应，电阻-电压 特性以及其它特性。对于闪存存储单元来说，阈值电压的测试方法是重要的分析方法，反映了存储单 元处于“0”状态还是“1”状态；整个存储单元阵列阈值电压的均勻度一定程度上反映了工 艺的稳定性。现有技术的通常做法是利用功能测试，即将地址信号依次写入到存储器阵列 的各个存储单元中，然后再测量从各存储单元中读出阈值电压(Vt)值。对整个存储器阵列 中各存储单元的阈值电压进行输出形成整个芯片的阈值电压分布状态图(如图1所示)。 将阈值电压与预定值进行比较，如果与预定值有出入则说明这个存储单元失效。但是，由于一个芯片上的存储单元数量很多，根据阈值电压分布状态图无法精确 定位失效存储单元的位置，进而无法对该存储单元做到物理上的失效分析，亦很难做到测 试良率的提升。而如图2所示，通过存储芯片“读”功能得到关于各存储单元好/坏的位图，从而 能定位到存储单元失效位置，但是失效点的具体阈值电压值无法确定，很难了解到其更多 的失效情况。
发明内容
本发明解决的问题是提供一种存储单元失效分析的测试方法，防止无法对存储单 元做到物理上的失效分析或者无法确定失效点的具体阈值电压。本发明提供一种存储单元失效分析的测试方法，包括定义内存区域，所述内存区 域中的内存单元与芯片上存储单元数量及位置一一对应；对存储单元进行可调数值范围内 的加压，测量得到各存储单元的阈值电压，并将与阈值电压相关的步进值信息存入内存区 域对应的内存单元位置，直至所有存储单元的阈值电压都能测试得到；读出内存区域中的 与阈值电压相关的步进值信息，生成数据文件；对数据文件进行分析得到阈值电压对应存 储单元位置的信息，同时能计算出整个存储芯片阈值电压分布的信息。可选的，所述可调数值范围指2V 7. 5V。可选的，所述阈值电压=2. OV+步进值(n-1) X0. IV。
可选的，所述内存区域在测试机内定义。可选的，所述分析得到的阈值电压大于最大预定值或小于最小预定值，则判断该 存储单元失效。与现有技术相比，本发明具有以下优点形成与芯片上存储单元数量及位置一一 对应的内存区域，将对存储单元进行阈值电压测试得到的值写入内存区域中各存储单元对 应的位置；在后续查找阈值电压失效的存储单元的位置时能很精确地进行定位，并且能够 同时了解到整个存储单元阈值电压分布情况，提高了失效分析效率，还能准确知道失效点 的具体阈值电压值。
图1是现有技术测试芯片内存储单元的阈值电压状态分布图；图2是现有技术测试芯片内存储单元的失效单元位图；图3是本发明在加不同电压时测得的存储单元阈值电压的时机和位置；图4是本发明对应加不同电压时测得的存储单元阈值电压的时机和位置的表格；图5是本发明通过分析软件得到的阈值电压存储单元位置示意图以及整个存储 单元阈值电压分布情况；图6是本发明存储单元失效分析的测试方法的具体实施方式
流程图。
具体实施例方式本发明存储单元失效分析的测试方法的具体实施方式
流程如图6所示，执行步骤 S11，定义内存区域，所述内存区域中的内存单元与芯片上存储单元数量及位置一一对应。在测试机内部采用测试软件形成内存区域。执行步骤S12，对存储单元进行可调数值范围内的加压，测量得到各存储单元的阈 值电压，并将与阈值电压相关的步进值信息存入内存区域对应的内存单元位置，直至所有 存储单元的阈值电压都能测试得到。先向芯片上的各存储单元中晶体管的栅极上输入最小值电压，然后测量各存储单 元源漏电流；当电流大于预定值时，此时的栅极电压就作为该存储单元的阈值电压，并作为 步进值“1”被记录到对应的内存单元内。接着，按照0. IV的步进依次增加栅极电压，与前 一步相比，电流值满足条件的新增的存储单元的阈值电压即与当前步进值η相对应，将此η 值记录到对应的内存单元内；进行上述步骤，直至向芯片上的各存储单元栅极上输入最大 值电压，最后得到与阈值电压相关的步进值η对应存储单元的表格。执行步骤S13，读出内存区域中的与阈值电压相关的步进值信息，生成数据文件。执行步骤S14，对数据文件进行分析得到阈值电压对应存储单元位置的信息，同时 能计算出整个存储芯片阈值电压分布的信息。将各存储单元步进值转换为阈值电压的依据为阈值电压=2.0V+步进值 (η-1) Χ0. IV下面结合附图对本发明的具体实施方式
做详细的说明。如图3所示，向芯片的各存储单元中晶体管的栅极上输入最小值电压2V ；由于存 储单元的均勻性及状态不同，各存储单元源漏间的电流也不同，其中一些存储单元源漏间的电流满足测试条件(图中阴影1表示)。因此，下一步骤为如图4所示，测量各存储单元源漏间的电流是否大于预定值， 当电流大于预定值时，此时的栅极电压就作为该存储单元的阈值电压，而步进值“1”记录到 对应的内存单元内。本实施例中，所述内存区域测试机内部采用测试软件定义。内存区域中的内存单 元与芯片上的存储单元位置及数量一一对应。继续参考图3，电压增加0. IV，向芯片的各存储单元中晶体管的栅极上输入电压 2. IV;然后测量各存储单元源漏间的电流，与前一步(2. 0V)相比，电流值满足条件的存储 单元增加(图中阴影1表示)。如图4所示，新增存储单元的阈值电压即与当前步进值“2” 相对应，将“2”记录到对应的内存单元内。再参考图3，在电压2. IV的基础上继续增加0. IV，向芯片的各存储单元中晶体管 的栅极上输入电压2. 2V;然后测量各存储单元源漏间的电流，与前两步(2. OV及2. IV)相 比，电流值满足条件的存储单元增加(图中阴影1表示)。如图4所示，电流值满足条件的 新增的存储单元的阈值电压即与当前步进值“3”相对应，将“3”记录到对应的内存单元内。继续上述过程，将电压以0. IV的值依次往上加，测量各存储单元源漏间的电流， 与前面测试结果相比，电流值满足条件的新增的存储单元的阈值电压即与当前步进值“η” 相对应，将“η”记录到对应的内存单元内(η为自然数)。重复以上过程直至向芯片的各存 储单元上输入电压为最大值7. 5V。然后，读取内存区域的各内存单元内的步进信息“η”，生成一一对应的阈值电压值 的数据文件。如图5所示，对数据文件进行分析，将内存单元内的阈值电压信息(步进值)转 换成对应的阈值电压值的数据文件，并进行分析得到芯片上阈值电压对应存储单元的位置 (图中框形所示)，同时计算出整个存储区域的阈值电压值分布情况。如果所述分析得到的阈值电压大于最大预定值或小于最小预定值，则判断该存储 单元失效，如果分析得到的阈值电压在最小预定值和最大预定值之间，则判断存储单元有 效。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
一种存储单元失效分析的测试方法，其特征在于，包括定义内存区域，所述内存区域中的内存单元与芯片上存储单元数量及位置一一对应；对存储单元进行可调数值范围内的加压，测量得到各存储单元的阈值电压，并将与阈值电压相关的步进值信息存入内存区域对应的内存单元位置，直至所有存储单元的阈值电压都能测试得到；读出内存区域中的与阈值电压相关的步进值信息，生成数据文件；对数据文件进行分析得到阈值电压对应存储单元位置的信息，同时能计算出所有存储单元阈值电压分布的信息。
2.根据权利要求1所述存储单元失效分析的测试方法，其特征在于，所述可调数值范 围指2V 7. 5V。
3.根据权利要求1所述存储单元失效分析的测试方法，其特征在于，所述阈值电压= 2. OV+步进值(n-1) X0. IV。
4.根据权利要求1所述存储单元失效分析的测试方法，其特征在于，所述内存区域在 测试机内定义。
5.根据权利要求1所述存储单元失效分析的测试方法，其特征在于，所述分析得到的 阈值电压大于最大预定值或小于最小预定值，则判断该存储单元失效。
全文摘要
本发明提出一种存储单元失效分析的测试方法，包括定义内存区域，所述内存区域中的内存单元与芯片上存储单元数量及位置一一对应；对存储单元进行可调数值范围内的加压，测量得到各存储单元的阈值电压，并将与阈值电压相关的步进值信息存入内存区域对应的内存单元位置，直至所有存储单元的阈值电压都能测试得到；读出内存区域中的与阈值电压相关的步进值信息，生成数据文件；对数据文件进行分析得到阈值电压对应存储单元位置的信息，同时能计算出整个存储芯片阈值电压分布的信息。本发明能很精确地进行阈值电压失效点的定位，提高了测试效率。
文档编号G11C29/00GK101964213SQ20091005538
公开日2011年2月2日 申请日期2009年7月24日 优先权日2009年7月24日
发明者周第廷, 张宇飞 申请人:中芯国际集成电路制造(上海)有限公司