专利名称：用于补偿半导体存储装置的温度测量范围的电路的制作方法
技术领域：
在此描述的实施例涉及半导体存储装置，以及具体地说涉及用于补偿半导体存储 装置的温度测量范围的电路。
背景技术：
一般来说，半导体存储装置的温度测量电路通过使用振荡信号来测量温度，该振 荡信号具有不论温度如何变化都不会变化的频率，并且具有脉宽随温度变化而变化的脉 冲。此时，通过使用具有随温度变化而变化的脉宽的脉冲作为计数器的使能信号、并且当计 数器被使能时对振荡信号计数，温度信息被编码并输出。如此，通过使用该脉冲作为使能信号来使能计数器，并且被使能的计数器对振荡 信号进行计数的温度测量电路存在以下问题。当该脉冲被使能时，计数器对振荡信号计数，使得该脉冲被使能时计数器的输出 可能超过最大值。如果4比特的计数器具有最大值(1，1，1，1)，则计数器后续计数输出是 (0,0,0,0)。结果，计数器的输出值随温度升高而增大的温度测量电路不能精确地测量温度， 因为计数器达到最大值并且之后下降至最小值。
发明内容
本文公开了一种补偿半导体存储装置的温度测量范围的电路，该电路可以借助于 计数器对温度信息编码来补偿半导体存储装置的温度测量电路的输出。在本发明的一个实施例中，一种用于补偿半导体存储装置的温度测量范围的电 路，当具有随温度变化而变化的脉宽的温度脉冲被使能时，该电路输出对振荡信号进行计 数的结果作为温度信息码信号，在该电路中，确定是否响应于所述温度脉冲和温度信息码 信号，而执行对振荡信号进行计数的计数操作，以及是否将所述温度信息码信号固定到预 定值。在本发明的另一个实施例中，一种用于补偿半导体存储装置的温度测量范围的电 路包括计数使能信号发生单元，配置为响应于控制信号，输出具有随温度变化而变化的脉 宽的温度脉冲，作为计数使能信号；计数器，配置为响应于所述计数使能信号，对振荡信号 进行计数，并输出计数结果作为计数信号；以及输出控制单元，配置为响应于所述计数信号 和温度脉冲，产生所述控制信号，并且响应于所述控制信号，输出所述计数信号作为温度信 息码信号或将所述温度信息码信号固定到最大值。
下面在“具体实施方式
”部分描述本发明的这些和其他特征、方面和实施例。
结合附图描述本发明的特征、方面和实施例，在附图中图1是根据一个实施例的用于补偿半导体存储装置的温度测量范围的示例性电 路的示意方框图；图2是根据一个实施例的图1的示例性计数使能信号发生单元的配置图；图3是根据一个实施例的图1的示例性输出控制单元的示意方框图；图4是根据一个实施例的图3的示例性控制信号发生器的配置图；以及图5是根据一个实施例的图3的示例性输出单元的配置图。
具体实施例方式如图1所示，根据一个实施例的用于补偿半导体存储装置的温度测量范围的电路 可以配置为包括计数使能信号发生单元300、计数器400和输出控制单元500，并且还包括 振荡器100和温度可变脉冲发生单元200。振荡器100优选为能产生振荡信号‘0SC’，该振荡信号具有基本上不受温度变化 影响的预定频率。温度可变脉冲发生单元200 (TVP⑶)配置为产生温度脉冲‘Impulse’，该温度脉冲 具有依赖于温度变化的脉宽。例如，温度可变脉冲发生单元200可以产生具有随温度升高 而增大的脉宽的温度脉冲‘T_pulse’。计数使能信号发生单元300 (CES⑶)配置为响应于控制信号‘ctrl’，可以输出温 度脉冲‘Impulse’作为计数使能信号‘cnt_en’。例如，当控制信号‘ctrl’被使能时，计数 使能信号发生单元300可以输出温度脉冲‘Impulse’作为计数使能信号‘cnt_en’，而当控 制信号‘ctrl’被禁止时，禁止计数使能信号‘cnt_en’。计数器400配置为响应于计数使能信号‘cnt_en’，对振荡信号‘osc’进行计数，并 输出计数结果作为计数信号‘cnt<0:3>’。例如，当计数使能信号‘cnt_en’被使能时，计数 器可以通过对振荡信号‘osc’进行计数，来增加计数信号‘cnt<0:3>’的值。同时，当计数 使能信号‘cnt_en’被禁止时，则计数器400停止对振荡信号‘osc’进行计数，并且计数器 400被复位。输出控制单元500(0⑶)配置为响应于计数信号‘cnt<0:3>’和温度脉冲‘T_ pulse’，产生控制信号‘ctrl’。输出控制单元500可以响应于控制信号‘ctrl’，输出计数 信号作为温度信息码信号‘T_COde<0:3>’，或者将温度信息码信号‘T_COde<0:3>’固定为 最大值。例如，当计数信号‘cnt<0:3>’达到最大值时，输出控制单元500可以禁止控制信 号‘ctrl’，而当温度脉冲‘Impulse’被使能时，可以使能控制信号‘ctrl’。另外，当控制信 号‘ctrl’被使能时，输出控制单元500可以输出计数信号‘cnt<0:3>’作为温度信息码信 号‘T_COde<0:3>’，并且当控制信号‘ctrl’被禁止时，将温度信息码信号‘T_COde<03>’固 定为最大值。计数使能信号发生单元300配置为当控制信号‘Ctrl’被使能至高电平时，输出温 度脉冲‘Impulse’作为计数使能信号‘cnt_en’，而当控制信号被禁止至低电平时，禁止计数使能信号‘cnt_en’。如图2所示，计数使能信号发生单元300可以配置为包括第一 NAND门NDll和第 一反相器VII。第一 NAND门NDll可以接收温度脉冲‘Impulse，和控制信号‘ctrl，。第一 反相器IVll接收第一 NAND门NDll的输出信号，并输出第一 NAND门NDll的输出信号的反 相信号，作为计数使能信号‘cnt_en’。如图3所示，输出控制单元500可以配置为包括控制信号发生器510 (CSG)和输出 单元 520 (OU)。控制信号发生器510配置为当计数信号‘cnt<0:3>’达到最大值(1,1,1,1)时，将 控制信号‘ctrl’禁止至低电平，而当温度脉冲‘Impulse’被使能至高电平时，将控制信号 ‘ctrl’使能至高电平。输出单元520配置为当控制信号‘ctrl’被使能至高电平时，输出计数信号 ‘cnt<0:3>’作为温度信息码信号‘T_COde<0:3>’，而当控制信号‘ctrl’被禁止至低电平 时，将温度信息码信号‘T_COde<0:3>’固定到最大值(1，1，1，1)。如图4所示，控制信号发生器510可以配置为包括禁止脉冲发生单元511、使能 脉冲发生单元512以及脉冲组合单元513。禁止脉冲发生单元511可以配置为包括比较部分511-1和第一脉冲发生部分 511-2。比较部分511-1可以配置为当计数信号‘cnt<0:3>’达到最大值(1,1,1,1)时，
产生被使能至低电平的比较信号‘com’。比较部分511-1可以配置为包括第二 NAND门ND21。第二 NAND门ND21可以通过 接收计数信号‘cnt<0:3>’，输出比较信号‘com’。第一脉冲发生部分511-2可以配置为当比较信号‘com’被使能至低电平时，产生 被使能至低电平的禁止脉冲‘dis_pulse’。第一脉冲发生部分511-2可以配置为包括第一延迟器delay21、第二反相器IV21 和第三反相器IV22以及NOR门N0R21。第一延迟器delay21配置为接收比较信号‘com，。 第二反相器IV21配置为接收第一延迟器delay21的输出信号。NOR门N0R21配置为接收 比较信号‘com’和第二反相器IV21的输出信号。第三反相器IV22配置为通过接收NOR门 N0R21的输出信号，输出禁止脉冲‘dis_pulse，。使能脉冲发生单元512可以配置为当温度脉冲‘Impulse’被使能至高电平时，产 生被使能至高电平的使能脉冲‘en_pulse’。使能脉冲发生单元512可以配置为包括第二延迟器delay22、第四反相器IV23和 第五反相器IV24以及第三NAND门ND22。第二延迟器delay22配置为接收温度脉冲‘T_ pulse，。第四反相器IV23配置为接收第二延迟器delay22的输出信号。第三NAND门ND22 配置为接收温度脉冲‘Impulse’和第四反相器IV23的输出信号。第五反相器IV24配置为 通过接收第三NAND门ND22的输出信号，输出使能脉冲‘en_pulse’。脉冲组合单元513配置为当输入禁止脉冲‘dis_pulse，时，将控制信号‘ctrl’ 禁止至低电平，而当输入使能脉冲‘erupulse’时，将控制信号‘ctrl’使能至高电平。脉冲组合单元513可以配置为包括输出节点电压控制部分513-1和锁存部分 513-2。
在禁止脉冲‘dis_pulse’的使能时段即低电平时段期间，输出节点电压控制部分 513-1可以施加外部电压‘VDD’到输出节点‘node_A’，而在使能脉冲‘en_pulse’的使能时 段即高电平时段期间，输出节点电压控制部分513-1可以施加接地电压‘VSS’到输出节点 <node_A'。输出节点控制部分513-1可以配置为包括第一晶体管P21和第二晶体管N21。禁 止脉冲‘dis_pulse’被输入到第一晶体管P21的栅极，外部电压‘VDD’被施加至第一晶体 管P21的源极，以及输出节点‘node_A’被连接到第一晶体管P21的漏极。使能脉冲‘en_ pulse’被输入到第二晶体管N21的栅极，输出节点‘node_A’被连接到第二晶体管N21的漏 极，以及接地电压‘VSS’被施加至第二晶体管N21的源极。锁存部分513-2可以锁存输出节点‘n0de_A’的电压电平，并输出已锁存的电压电 平作为控制信号‘ctrl’的电压电平。锁存部分513-2可以配置为包括第六反相器IV25和第七反相器IV26。输出节点 ‘n0de_A’连接到第六反相器IV25的输入端，并且控制信号‘ctrl’从第六反相器IV25的输 出端输出。第七反相器IV26配置为接收第六反相器IV25的输出信号，并将自身的输出信 号输出作为第六反相器IV25的输入信号。输出单元520配置为当控制信号‘Ctrl’被使能至到高电平时，输出计数信号 ‘cnt<0:3>’作为温度信息码信号‘T_COde<0:3>，。输出单元520配置为当控制信号‘ctrl， 被禁止至到低电平时，将温度信息码信号‘T_COde<0:3>’固定到最大值(1，1，1，1)。如图5所示，输出单元520可以配置为包括第四至第七NAND门ND31、ND32、ND33 和ND34，第八至第十五反相器IV31至IV38，以及第一至第四复用器MUXl至MUX4。第四NAND门ND31配置为接收第一计数信号‘cnt<0>，和控制信号‘ctrl，。第五 NAND门ND32配置为接收第二计数信号‘cnt<l>，和控制信号‘ctrl，。第六NAND门ND33 配置为接收第三计数信号‘cnt<2>’和控制信号‘ctrl’。第七NAND门ND34配置为接收第 四计数信号‘cnt<3>，和控制信号‘ctrl’。第八反相器IV31配置为接收第四NAND门ND31 的输出信号。第九反相器IV32配置为接收第八反相器IV31的输出信号。第一复用器MUXl 配置为响应于控制信号‘ctrl’，将第八反相器IV31的输出信号或第九反相器IV32的输出 信号输出作为第一温度信息码信号“T_COde<0>’。第十反相器IV33配置为接收第五NAND 门ND32的输出信号。第十一反相器IV34配置为接收第十反相器IV33的输出信号。第二 复用器MUX2配置为响应于控制信号‘ctrl’，将第十反相器IV31的输出信号或第十一反相 器IV32的输出信号输出作为第二温度信息码信号‘T_Code<l>’。第十二反相器IV35配置 为接收第六NAND门ND33的输出信号。第十三反相器IV36配置为接收第十二反相器IV35 的输出信号。第三复用器MUX3配置为响应于控制信号‘ctrl’，将第十二反相器IV31的输 出信号或第十三反相器IV32的输出信号输出作为第三温度信息码信号‘T_Code<2>’。第 十四反相器IV37配置为接收第七NAND门ND34的输出信号。第十五反相器IV38配置为接 收第十四反相器IV37的输出信号。第四复用器MUX4配置为响应于控制信号‘ctrl’，将第 十四反相器IV37的输出信号或第十五反相器IV38的输出信号输出作为第四温度信息码信 号‘T_Code<3>’。此时，当控制信号‘ctrl’处于高电平时，第一至第四复用器MUXl至MUX4 可以输出第八反相器IV31、第十反相器IV33、第十二反相器IV35和第十四反相器IV37的 输出信号，作为温度信息码信号‘T_COde<0:3>’。当控制信号‘ctrl’处于低电平时，第一至第四复用器MUXl至MUX4可以输出第九反相器IV32、第十一反相器IV34、第十三反相器 IV36和第十五反相器IV38的输出信号，作为温度信息码信号‘T_COde<0:3>’。下面将描述根据实施例的上述配置的半导体存储装置的温度测量范围补偿电路 的操作。当温度脉冲‘Impulse’被使能至高电平时，使能脉冲发生单元512配置为产生被 使能为高电平的使能脉冲‘en_pulse’。当该使能脉冲‘erupulse’输入到脉冲组合单元513时，控制信号‘Ctrl’被使能 为高电平。当控制信号‘Ctrl’被使能为高电平时，计数使能信号发生单元300配置为输出温 度脉冲‘T_pulSe’，作为计数使能信号‘cnt_en’。因此，当温度脉冲‘Impulse’转变为高电 平时，计数使能信号‘cnt_en’也转变为高电平。同样，当温度脉冲‘Impulse’转变为低电 平时，计数使能信号‘cnt_en’也转变为低电平。计数器400配置为当温度脉冲‘Impulse’被使能为高电平时，通过对振荡信号 iOSC'计数，对计数信号‘cnt<0:3>’进行计数。由于控制信号‘Ctrl’处于高电平，输出控制单元500配置为输出计数信号 ‘ cnt<0 3>，，作为温度信息码信号‘ T_code<0 3>，。如果直至温度脉冲‘Impulse’被禁止至低电平为止，计数信号‘cnt<0:3>’的值未 达到最大值，则当温度脉冲‘Impulse’被禁止至低电平时，计数使能信号‘cnt_en’被禁止 至低电平。因此，计数器400停止对振荡信号‘osc’计数并且计数器400被复位。如果在温度脉冲‘Impulse’被禁止至低电平之前，计数信号‘cnt<0:3>’达到最 大值(1，1，1，1)，则禁止脉冲发生单元511配置为产生被使能至低电平的禁止脉冲‘dis_ pulse' ο当禁止脉冲‘dis_pulse’产生时，脉冲组合单元513配置为将控制信号‘ctrl’禁 止至低电平。当控制信号‘ctrl’被使能至低电平时，输出控制单元500配置为将温度信息码信 号‘T_COde<0:3>’固定到最大值(1，1，1，1)。另外，当控制信号‘ctrl’被禁止至低电平时， 尽管温度脉冲‘Impulse’未被禁止至低电平，计数使能信号发生单元300配置为仍将计数 使能信号‘cnt_en’禁止至低电平，由于计数使能信号‘cnt_en’被禁止至低电平，计数器400停止对振荡信号‘osc’ 进行计数并且计数器400被复位。通过补偿温度测量范围，用于补偿半导体存储装置的温度测量范围的电路可以产 生精确的温度信息，使得使用计数器的温度测量电路的输出不超出温度测量范围。虽然上面已经描述了一些实施例，但是本领域技术人员将理解，描述的实施例仅 仅示例性的。因此，不应基于描述的实施例来限制在此描述的装置和方法。而是，应当仅根 据所附的权利要求结合上面的描述和附图来限制在此描述的装置和方法。
权利要求
一种用于补偿半导体存储装置的温度测量范围的电路，包括计数使能信号发生单元，配置为输入具有与温度成比例的脉宽的温度脉冲，并响应于控制信号，输出所述温度脉冲作为计数使能信号；计数器，配置为响应于所述计数使能信号，对振荡信号进行计数，并输出与所述振荡信号的计数结果相应的计数信号；输出控制单元，配置为响应于所述计数信号和所述温度脉冲，产生所述控制信号，并配置为输出与所述计数信号成比例的温度信息码信号，或输出处于与所述计数信号的最大值相应的固定电平的温度信息码信号。
2.根据权利要求1所述的电路，其中，所述计数使能信号发生单元配置为当所述控制 信号被使能时，输出与所述温度脉冲相应的计数使能信号，以及配置为当所述控制信号被 禁止时，禁止输出所述计数使能信号。
3.根据权利要求1所述的电路，其中，所述输出控制单元包括控制信号发生器，配置为当接收到的计数信号达到最大值时，禁止输出所述控制信号， 当接收到的计数信号低于最大值时，使能输出所述控制信号；以及输出单元，配置为当所述控制信号被使能时，输出与所述计数信号成比例的温度信息 码信号，以及配置为当所述控制信号被禁止时，输出处于固定电平的温度信息码信号。
4.根据权利要求3所述的电路，其中，所述控制信号发生器包括禁止脉冲发生单元，配置为当所述温度信息码信号处于最大值时，产生禁止脉冲；使能脉冲发生单元，配置为响应于接收所述温度脉冲，产生使能脉冲；脉冲组合单元，配置为当输入所述禁止脉冲时，禁止所述控制信号，而当输入所述使能 脉冲时，使能所述控制信号。
5.根据权利要求4所述的电路，其中，所述禁止脉冲发生单元包括比较部分，配置为接收所述计数信号，以及当所述接收的计数信号等于预定值时，使能 比较信号作为所述禁止脉冲；以及脉冲发生部分，配置为延迟输出所述比较信号作为所述禁止脉冲。
6.根据权利要求4所述的电路，其中，所述使能脉冲发生单元包括第二延迟器、第四反 相器和第五反相器以及第三NAND门。
7.根据权利要求4所述的电路，其中，所述脉冲组合单元包括输出节点电压控制部分，配置为当所述禁止脉冲被使能时，将外部电压施加到输出节 点，当所述使能脉冲被使能时，施加所述外部电压以将所述输出节点施加到所述接地端；以 及锁存部分，配置为锁存所述输出节点的电压电平，并输出所述已锁存的电压电平，作为 所述控制信号的电压电平。
8.根据权利要求1所述的电路，所述电路还包括温度可变脉冲发生单元，耦合到所述 计数使能信号发生单元和耦合到所述输出控制单元。
9.根据权利要求8所述的电路，其中，所述温度可变脉冲发生单元配置为产生具有依 赖于温度变化的脉宽的温度脉冲。
10.根据权利要求8所述的电路，其中，所述温度可变脉冲发生单元配置为产生具有随 温度升高而增大的脉宽的温度脉冲。
11.根据权利要求1所述的电路，还包括耦合到所述计数器的振荡器。
12.根据权利要求11所述的电路，其中，所述振荡器配置为产生具有基本上不受温度 变化影响的预定频率的振荡信号。
13.根据权利要求3所述的电路，其中，所述输出电路单元的输出单元包括多个NAND 门、多个反相器和多个复用器。
14.根据权利要求3所述的电路，其中，所述输出电路单元的输出单元包括多个输出子单元，每一个输出子单元配置为经相应的NAND门、两个反相器和复用器，输入所述控制信 号和仅输入所述计数信号的单个相应比特，使得每个输出子单元仅输出所述温度信息码信 号的单个比特。
全文摘要
本发明公开了一种用于补偿半导体存储装置的温度测量范围的电路。该电路包括振荡器、温度可变脉冲发生单元、计数器和输出控制单元。计数使能信号发生单元输入温度脉冲，并响应于接收控制信号，输出与该温度脉冲相应的计数使能信号。计数器响应于接收计数使能信号，输入振荡信号并对振荡信号进行计数，并输出计数信号。输出控制单元输出与计数信号成比例的温度信息码信号，或输出处于与计数信号的最大值相应的固定电平的温度信息码信号。
文档编号G11C7/04GK101989450SQ20101010086
公开日2011年3月23日 申请日期2010年1月26日 优先权日2009年7月31日
发明者金帝润 申请人:海力士半导体有限公司