专利名称：监控位线电压的监控电路及监控方法
技术领域：
本发明涉及存储器领域，具体涉及一种在存储器中用于监控位线电压的监控电路 及监控方法。
背景技术：
在存储器(尤其是闪存)中，在某些情况下会需要对位线电压进行监控。图1示 出了现有技术中的用于对闪存中的位线电压进行监控的电路。如图1所示，电路包括栅极 相互连接的两个PMOS晶体管(源极均连接至电源电压VDD的第一 PMOS晶体管Ml和第二 PMOS晶体管M2)、运放电路op、依次串联的五个NMOS晶体管(第一 NMOS晶体管丽1、第二 NMOS晶体管MN2、第三NMOS晶体管MN3以及第四NMOS晶体管MN4、存储单元MEM)、输入端 与第二 PMOS晶体管M2的漏极相连的反相器D。其中，运放电路op可选用公知的运算放大器电路，并且其中，当运放电路op的反 向输入端㈠的电压大于运放电路OP的正向输入端⑴的电压时，运放电路OP输出高电 平；反之，当运放电路op的反向输入端的电压小于正向输入端的电压时，运放电路OP输出 低电平。参考电压信号vref(参考电压信号vref例如可由参考电压源所提供)被输入至 运放电路op的反向输入端，运放电路op的正向输入端连接至第一 NMOS晶体管MNl的源极 并同时连接至第二 NMOS晶体管丽2的漏极。运放电路op的输出端连接至第一 NMOS晶体 管丽1的栅极。存储单元MEM的栅极接存储器的字线WL，漏极接存储器的位线BL，且源极 接地。此外，反相器D的输入端还连接至参考电流信号Iref，其中参考电流信号Iref例如 由参考电流源所提供。为了监控位线电压，提供了经由切换电路S(例如开关)连接至运放电路op的正 向输入端的端口 TM0。控制信号TMVON对切换电路S进行控制，例如当控制信号TMVON为高 电平或者低电平时，电路进入监控BL电压的测试模式以监控位线电压。当没有电流流经存储单元MEM时，端口 TMO可很好地监测BL电压。然而，当有电 流流经存储单元MEM时，则会出现不匹配的问题。造成该不匹配的原因是由于位线BL上会 有电流，而在位线BL选择路径上会有电压降(第二 NMOS晶体管丽2、第三NMOS晶体管丽3 以及第四NMOS晶体管MN4导通)，从而造成TMO的电压和BL上电压不匹配，从而使得端口 TMO所测得到电压不准。现有技术中采用了例如高阻抗有源探头或者纳米探头之类的方案来解决上述技 术问题，但是这样的方案造成了极大的测试成本。因此，希望能够提出一种即能够解决位线 与测试端口之间的不匹配问题又不会产生测试成本的简单的解决方案。
发明内容
为了提供一种即能够解决位线与测试端口之间的不匹配问题又不会产生测试成 本的用于监控位线电压的监控电路，根据本发明的一个方面，提供了一种用于监控位线电 压的监控电路包括第一监测支路，用于在没有电流流经存储单元时对存储器位线上的电
4压进行监控；以及第二监测支路，用于在有电流流经存储单元时对存储器位线上的电压进 行监控。通过提供两条支路来分别在没有电流流经存储单元时以及在有电流流经存储单 元时对存储器位线上的电压进行监控，该监控电路即能够解决位线与测试端口之间的不匹 配问题又不会产生测试成本。在上述用于监控位线电压的监控电路中，第一监测支路中包括存储单元，并且第 二监测支路对第一监测支路中存储器位线上的电压进行镜像。在上述用于监控位线电压的监控电路中，，所述第一监测支路包括源极相互连接 的第一 PMOS晶体管和第二 PMOS晶体管，并且第一 PMOS晶体管的源极和第二 PMOS晶体管 的源极连接至电源电压；第一运放电路，其中第一运放电路的反向输入端连接参考电压信 号，第一运放电路的正向输入端连接至第一 NMOS晶体管的源极；串联的第一 NMOS晶体管、 存储单元；第一切换电路；以及通过第一切换电路连接至第一运放电路的正向输入端的第 一端口。在上述用于监控位线电压的监控电路中，所述第二监测支路包括源极连接至电 源电压的第三PMOS晶体管，其中第三PMOS晶体管的栅极与漏极互连；第五NMOS晶体管，其 漏极连接至第三PMOS晶体管的漏极；输出端连接至第五NMOS晶体管的栅极的第二运放电 路，并且第二运放电路的反向输入端连接至参考电压信号，第二运放电路的正向输入端连 接至第五NMOS晶体管的源极；栅极相互连接的第九NMOS晶体管以及第十NMOS晶体管，其 中第九NMOS晶体管以及第十NMOS晶体管的源极均接地，以及第十NMOS晶体管与第五NMOS 晶体管串联，第九NMOS晶体管的漏极与第九NMOS晶体管的栅极互连并且连接至第二 PMOS 晶体管的漏极。在上述用于监控位线电压的监控电路中，在第一 NMOS晶体管和存储单元之间布 置第一路径选择电路，并且第五NMOS晶体管和第十NMOS晶体管之间布置第二路径选择电 路，其中第一路径选择电路与第二路径选择电路具有相同的结构。更具体地说，第一路径选 择电路包括依次串联的第二 NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管；第二路 径选择电路包括依次串联的第六NMOS晶体管、第七NMOS晶体管以及第八NMOS晶体管；并 且其中，第二 NMOS晶体管的栅极连接至第六NMOS晶体管的栅极，第三NMOS晶体管的栅极 连接至第七NMOS晶体管的栅极，第四NMOS晶体管的栅极连接至第八NMOS晶体管的栅极。根据本发明的另一方面，提供了一种用于监控位线电压的监控方法，包括布置第 一监测支路，用于在没有电流流经存储单元时对存储器位线上的电压进行监控；以及布置 第二监测支路，用于在有电流流经存储单元时对存储器位线上的电压进行监控。在本发明的一个具体的实施方式中，所述方法包括在第一监测支路中布置存储 单元，并且利用第二监测支路来对第一监测支路中存储器位线上的电压进行镜像。在本发明的一个具体的实施方式中，所述方法包括在所述第一监测支路中布置 源极相互连接的第一 PMOS晶体管和第二 PMOS晶体管，并且第一 PMOS晶体管的源极和第 二 PMOS晶体管的源极连接至电源电压；第一运放电路，其中第一运放电路的反向输入端连 接参考电压信号，第一运放电路的正向输入端连接至第一 NMOS晶体管的源极；串联的第一 NMOS晶体管、存储单元；第一切换电路；以及通过第一切换电路连接至第一运放电路的正 向输入端的第一端口。
在本发明的一个具体的实施方式中，所述方法包括在所述第二监测支路中布置 源极连接至电源电压的第三PMOS晶体管，其中第三PMOS晶体管的栅极与漏极互连 ’第五 NMOS晶体管，其漏极连接至第三PMOS晶体管的漏极；输出端连接至第五NMOS晶体管的栅 极的第二运放电路，并且第二运放电路的反向输入端连接至参考电压信号，第二运放电路 op的正向输入端连接至第五NMOS晶体管的源极；栅极相互连接的第九NMOS晶体管以及第 十NMOS晶体管，其中第九NMOS晶体管以及第十NMOS晶体管的源极均接地，以及第十NMOS 晶体管与第五NMOS晶体管串联，第九NMOS晶体管的漏极与第九NMOS晶体管的栅极互连并 且连接至第二 PMOS晶体管的漏极。本领域技术人员可以理解的是，根据本发明的监控方法同样可以实现根据本发明 的监控电路所能实现的所有技术效果及优势。
图1示出了现有技术中的用于对闪存中的位线电压进行监控的电路。图2示出了本发明实施例中所采用的用于对闪存中的位线电压进行监控的监控 电路。注意，附图是示意性地，其用于说明本发明，而非限制本发明。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内 容进行详细描述。图2示出了本发明实施例中所采用的用于对闪存中的位线电压进行监控的监控 电路。如图2所示，该监控电路包括第一监测支路以及第二监测支路。更具体地说，第一监测支路与图1所示的现有技术中的电路类似，包括两个PMOS 晶体管(源极均连接至电源电压VDD的第一 PMOS晶体管Ml和第二 PMOS晶体管M2)、第一 运放电路opl、依次串联的五个NMOS晶体管(第一 NMOS晶体管丽1、第二 NMOS晶体管丽2、 第三NMOS晶体管丽3以及第四NMOS晶体管MN4、存储单元MEM)、第一切换电路Sl (例如开 关)、第一端口 ΤΜ0。其中，第一运放电路opl可选用公知的运算放大器电路，并且其中，当第一运放电 路opl的反向输入端的电压大于第一运放电路op的正向输入端的电压时，第一运放电路 opl输出高电平；反之，当第一运放电路opl的反向输入端的电压小于第一运放电路opl的 正向输入端的电压时，第一运放电路opl输出低电平。参考电压信号vref(参考电压信号 vref例如可由参考电压源所提供)被输入至第一运放电路opl的反向输入端，第一运放电 路opl的正向输入端连接至第一 NMOS晶体管丽1的源极并同时连接至第二 NMOS晶体管 丽2的漏极。第一运放电路opl的输出端连接至第一 NMOS晶体管丽1的栅极。存储单元 MEM的栅极接存储器的字线WL，漏极接存储器的位线BL，且源极接地。第一端口 TMO通过第一切换电路Sl (例如开关)连接至第一运放电路opl的正向 输入端。控制信号TMVON对第一切换电路Sl进行控制，例如当控制信号TMVON为高电平或 者低电平时，电路进入对存储单元MEM中没有电流流经的情况下的存储器位线BL电压进行 监控的测试模式，以在第一端口 TMO监控存储单元MEM中没有电流流经的情况下的位线电压。另一方面，第二监测支路包括源极连接至电源电压VDD的第三PMOS晶体管M3， 并且第三PMOS晶体管M3的栅极与漏极互连；依次串联的第五NMOS晶体管丽5、第六NMOS 晶体管MN6、第七匪OS晶体管丽7、第八匪OS晶体管MN8，其中第五匪OS晶体管丽5的漏 极连接至第三PMOS晶体管M3的漏极；输出端连接至第五NMOS晶体管丽5的栅极的第二运 放电路op2，并且第二运放电路op2的反向输入端连接至参考电压信号vref，第二运放电路 op2的正向输入端连接至第五NMOS晶体管丽5的源极；栅极相互连接的第九匪OS晶体管 MNll以及第十NMOS晶体管MN22，其中第九NMOS晶体管MNll以及第十NMOS晶体管MN22的 源极均接地GND，以及第十NMOS晶体管丽22的漏极连接至第八NMOS晶体管MN8的源极，第 九NMOS晶体管丽11的漏极与第九NMOS晶体管丽11的栅极互连并且连接至第二 PMOS晶 体管M2的漏极。其中，与第一运放电路opl —样，第二运放电路op2可选用公知的运算放大器电 路，并且其中，当第二运放电路op2的反向输入端的电压大于第二运放电路op2的正向输入 端的电压时，第二运放电路op2输出高电平；反之，当第二运放电路op2的反向输入端的电 压小于第二运放电路op2的正向输入端的电压时，第二运放电路op2输出低电平。并且，第二NMOS晶体管丽2的栅极以及第六NMOS晶体管MN6的栅极均连接至第一 信号YA，第三NMOS晶体管丽3的栅极以及第七NMOS晶体管丽7的栅极均连接至第二信号 YB，第四NMOS晶体管MN4的栅极以及第八NMOS晶体管MN8的栅极均连接至第三信号YC。第二端口 TMl通过第二切换电路S2 (例如开关)连接至第十NMOS晶体管丽22的 漏极。由此，第十NMOS晶体管MN22的漏极上实际上镜像(或者说模拟)了存储器位线BL 的电压。这样，利用控制信号TMVON对第二切换电路S2进行控制，例如当控制信号TMVON 为高电平或者低电平时，电路进入对存储单元MEM中存在电流流经的情况下的存储器位线 BL电压进行监控的测试模式，以在第二端口 TMl监控存储单元MEM中存在电流流经的情况 下的位线电压。这样，尽管由于存储单元MEM中有电流流经而在第二至第四NMOS晶体管中 存在电压降dV (同样，在第六至第八NMOS晶体管中存在电压降dV)，但是第二端口 TMl上检 测出的电压值并不受其干扰。在本发明的进一步改进中，可以利用控制信号TMVON对第一切换电路Sl以及第二 切换电路S2进行控制，使得当地一切换电路Sl导通时第二切换电路S2断开，而第二切换 电路S2导通时第一切换电路Sl断开。本领域技术人员可以理解的是，第一 NMOS晶体管丽1与存储单元之间的NMOS晶 体管的数量并不限于三个，而是可以根据具体应用而不同；实际上，对于本发明来说，只要 第五NMOS晶体管MN5与第十NMOS晶体管MN22之间的NMOS晶体管的数量等于第一 NMOS 晶体管MNl与存储单元之间的NMOS晶体管的数量即可。并且，需要说明的是，在本发明中， 当描述MOS晶体管相互串联时，指的是各个MOS晶体管源极和漏极依次连接，从而使得当所 有MOS晶体管导通时，流经各个MOS晶体管的沟道电流相互连通。对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明 进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不 限于所述实施例，而是仅由所附权利要求限定。
权利要求
一种用于监控位线电压的监控电路，包括第一监测支路，用于在没有电流流经存储单元时对存储器位线上的电压进行监控；以及第二监测支路，用于在有电流流经存储单元时对存储器位线上的电压进行监控。
2.根据权利要求1所述的监控电路，其特征在于，第一监测支路中包括存储单元，并且 第二监测支路对第一监测支路中存储器位线上的电压进行镜像。
3.根据权利要求1所述的监控电路，其特征在于，所述第一监测支路包括源极相互连 接的第一 PM0S晶体管和第二 PM0S晶体管，并且第一 PM0S晶体管的源极和第二 PM0S晶体 管的源极连接至电源电压；第一运放电路，其中第一运放电路的反向输入端连接参考电压信号，第一运放电路的 正向输入端连接至第一 NM0S晶体管的源极；串联的第一 NM0S晶体管、存储单元；第一切换电路；以及通过第一切换电路连接至第一运放电路的正向输入端的第一端口。
4.根据权利要求1或3所述的监控电路，其特征在于，所述第二监测支路包括源极连 接至电源电压的第三PM0S晶体管，其中第三PM0S晶体管的栅极与漏极互连；第五NM0S晶体管，其漏极连接至第三PM0S晶体管的漏极；输出端连接至第五NM0S晶体管的栅极的第二运放电路，并且第二运放电路的反向输 入端连接至参考电压信号，第二运放电路的正向输入端连接至第五NM0S晶体管的源极；栅极相互连接的第九NM0S晶体管以及第十NM0S晶体管，其中第九NM0S晶体管以及第 十NM0S晶体管的源极均接地，以及第十NM0S晶体管与第五NM0S晶体管串联，第九NM0S晶 体管的漏极与第九NM0S晶体管的栅极互连并且连接至第二 PM0S晶体管的漏极。
5.根据权利要求4所述的监控电路，其特征在于，在第一 NM0S晶体管和存储单元之间布置第一路径选择电路，并且第五NM0S晶体管和 第十NM0S晶体管之间布置第二路径选择电路，其中第一路径选择电路与第二路径选择电 路具有相同的结构。
6.根据权利要求5所述的监控电路，其特征在于，第一路径选择电路包括依次串联的第二 NM0S晶体管、第三NM0S晶体管以及第四NM0S 晶体管；第二路径选择电路包括依次串联的第六NM0S晶体管、第七NM0S晶体管以及第八NM0S 晶体管；并且其中，第二 NM0S晶体管的栅极连接至第六NM0S晶体管的栅极，第三NM0S晶体管的栅 极连接至第七NM0S晶体管的栅极，第四NM0S晶体管的栅极连接至第八NM0S晶体管的栅 极。
7.一种用于监控位线电压的监控方法，包括布置第一监测支路，用于在没有电流流经存储单元时对存储器位线上的电压进行监 控；以及布置第二监测支路，用于在有电流流经存储单元时对存储器位线上的电压进行监控。
8.根据权利要求7所述的监控方法，其特征在于，所述方法还包括在第一监测支路中布置存储单元，并且利用第二监测支路来对第一监测支路中存储器 位线上的电压进行镜像。
9.根据权利要求7或8所述的监控方法，其特征在于，所述方法还包括在所述第一监测 支路中布置源极相互连接的第一 PMOS晶体管和第二 PMOS晶体管，并且第一 PMOS晶体管的源极和 第二 PMOS晶体管的源极连接至电源电压；第一运放电路，其中第一运放电路的反向输入端连接参考电压信号，第一运放电路的 正向输入端连接至第一 NMOS晶体管的源极；串联的第一 NMOS晶体管、存储单元；第一切换电路；以及通过第一切换电路连接至第一运放电路的正向输入端的第一端口。
10.根据权利要求7或8所述的监控方法，其特征在于，所述方法还包括在所述第二监 测支路中布置源极连接至电源电压的第三PMOS晶体管，其中第三PMOS晶体管的栅极与漏极互连；第五NMOS晶体管，其漏极连接至第三PMOS晶体管的漏极；输出端连接至第五NMOS晶体管的栅极的第二运放电路，并且第二运放电路的反向输 入端连接至参考电压信号，第二运放电路的正向输入端连接至第五NMOS晶体管的源极；栅极相互连接的第九NMOS晶体管以及第十NMOS晶体管，其中第九NMOS晶体管以及第 十NMOS晶体管的源极均接地，以及第十NMOS晶体管与第五NMOS晶体管串联，第九NMOS晶 体管的漏极与第九NMOS晶体管的栅极互连并且连接至第二 PMOS晶体管的漏极。
全文摘要
本发明公开了一种监控位线电压的监控电路及监控方法。根据本发明的用于监控位线电压的监控电路包括第一监测支路，用于在没有电流流经存储单元时对存储器位线上的电压进行监控；以及第二监测支路，用于在有电流流经存储单元时对存储器位线上的电压进行监控。该监控电路既能够解决位线与测试端口之间的不匹配问题又不会产生测试成本。
文档编号G11C7/12GK101901632SQ20101025054
公开日2010年12月1日 申请日期2010年8月11日 优先权日2010年8月11日
发明者杨光军 申请人:上海宏力半导体制造有限公司