专利名称：一种sram编程点抗幅照加固方法及其实现电路的制作方法
技术领域：
本发明属于微电子技术领域，具体涉及一种静态随机存储单元结构SRAM编程点抗辐照加固方法及其实现电路。
背景技术：
因为FPGA具有高集成度、高性能、较低的设计成本和可重配置等优点，在航空领域得到广泛应用。特别是其编程时间短而且可以被用户配置任意多次，使基于SRAM的FPGA 在远程任务领域非常有价值。一般认为，微电子器件对空间环境中充斥的高能粒子非常敏感，电离辐射效应将导致存储单元发生单粒子翻转效应(Single Event Upset, SEU)。伴随着集成电路工艺的不断演进，SEU已经成为深亚微米特征尺寸为代表的当代微电子器件航天应用的主要掣肘。对于SRAM型FPGA，国外大量实验结果表明，未加固的该类型器件具有非常低的翻转阈值(通常LETth<2 MeV cm2 mg-1) [2]，其在航空领域的应用将面临严重的辐射环境可靠性风险。传统的SRAM加固结构主要有ΗΙΤ,ΒΑΕ和DICE[3]等。其中DICE(dualinterlocked cell)结构是采用冗余加固思想设计中最受大家关注的一种结构，因为它有四个存储节点， 由单粒子效应引起的单个存储节点信息变化，可以通过其它三个节点的反馈修复。但是，随着工艺尺寸的减小，版图中这些存储节点之间的距离变小，带有一定入射倾角的重离子很容易使处于相同N阱或P阱的敏感节点的存储值同时发生变化，从而引起存储单元的翻转。本发明通过采用了忆阻器(switching resistor或memristor [1])对传统的SRAM 单元进行了加固，设计了新的存储单元rSRAM。忆阻器是一种两端的可记忆电阻器元件。其有两种电阻状态高阻态和低阻态。若加一定值正向电压时，其阻值变为低阻，加一定值反向电压时其阻值变为高阻。忆阻器的制造工艺和传统CMOS工艺兼容，在流片时，它可以集成在晶体管的漏极，不会增大面积。本发明采用了非对称存储的思想，rSRAM单元完全免疫单粒子效应。
发明内容
本发明的目的在于提供一种对传统的基于SRAM的FPGA的存储单元进行抗辐照加固的方法及其实现电路，以消除单粒子翻转(SEU)和单粒子引起的多位翻转(MBU)问题。本发明提供对基于SRAM的FPGA的存储单元进行抗辐照加固的方法，是利用忆阻器的可编程特性，将其嵌入到传统的SRAM单元中，再添加写入电路；然后，在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。基于上述抗辐照加固方法的实现电路，即改进的SRAM单元，记为rSRAM。具体是在现有SRAM单元的两个存储节点处PMOS管和NMOS管的漏极各加入至少一个忆阻器，忆阻器的两个电极中的下电极接在晶体管的漏端，每个忆阻器的两端都接有至少一个编程晶体管。一种rSRAM结构如图2所示，其对传统的SRAM单元进行了改进，即在传统SRAM单元的2个存储节点A和B与交叉偶合的4个晶体管(M1、M2、M3、M4)的漏极之间加4个忆阻器，这4个忆阻器分别记为Rl、R2、R3、R4，每个忆阻器两端都有两个编程晶体管，一共有6 个晶体管(M5、M6、M7、M8、M9、MlO )，其中晶体管M6和晶体管M9既负责忆阻器的状态编程， 也负责存储单元的读写。在使用时，通过对忆阻器进行编程，将4个忆阻器的阻值状态配置为连接处于OFF状态的晶体管漏极的忆阻器配置为高阻状态，连接处于ON状态的晶体管漏极的忆阻器配置为低阻状态，使其成为非对称的存储单元结构。其中，存储节点A为晶体管M1、M2和M6之间的共同连接点，存储节点B为晶体管M3、M4和M9之间的共同连接点，见图1。具体来说，存储节点A与晶体管Ml之间加了 R1，存储节点A与晶体管M2之间加了 R2，存储节点B与晶体管M3之间加了 R3，存储节点B与晶体管M4之间加了 R4。Rl的两端分别连接编程晶体管M5、编程晶体管M6，R2的两端分别连接编程晶体管M6、编程晶体管M7， R3的两端分别连接编程晶体管M8、编程晶体管M9，R4的两端分别连接编程晶体管M9、编程晶体管M10。在使用时，通过对忆阻器进行编程使其成为非对称的存储单元结构。具体为 若存储节点A存储“ 1 ”，存储节点B存储“0”，则将忆阻器R2和R3阻值状态配置为高阻，忆阻器Rl和R4阻值状态配置为低阻；若存储节点A存储“0”，存储节点B存储“ 1 ”，则将忆阻器R2和R3阻值状态配置为低阻，忆阻器Rl和R4阻值状态配置为高阻。在对本发明电路进行使用时，其存储信息的两个节点(如图2中的A和B)，当其中一个节点存储的信息为” 1”时，在此节点与节点GND (接地)之间的所有忆阻器编程都为高阻状态，在此节点与节点VDD之间的所有忆阻器，至少一个编程为低阻状态。另一存储信息的节点存储的值为“0”，在该节点与节点VDD (电源)之间的所有忆阻器都编程为高阻状态， 在此节点与节点GND之间的所有忆阻器，至少一个编程为低阻状态。对加固的结构rSRAM进行了单离子轰击的仿真，仿真结果显示，该结构的单粒子阈值达到了 100 MeV cm2mg-l以上。本发明的rSRAM结构适用于FPGA中的所有编程点，比如可编程逻辑单元(CLB)、可编程IO模块(Ι0Β)、可编程互连以及Block RAM中的编程点等。图3和图4是两种应用例。
图1为传统的SRAM单元。图2为加固后的rSRAM单元。图3为rSRAM在传统LUT结构中一种可能的应用。图4为rSRAM在传统可编程互连开关中一种可能的应用。
具体实施例方式通过与其两个端点相连的晶体管，每个忆阻器都可以配置成高阻或低阻状态。例如，若要将忆阻器Rl编程为低阻状态，须将NMOS管M5和M6打开，Pl (晶体管M5的源端) 点接GND (接地点)，节点BLl (晶体管M6的源端)和节点Pl之间的电压差为正编程电压； 若要将忆阻器Rl编程为高阻状态，节点BLl和节点Pl之间的电压差为负编程电压。R3的编程方式与Rl同。通过打开晶体管M6、M7对忆阻器R2进行编程，节点BLl和节点P2 (晶体管M7的源端)之间的电压差为正编程电压；若要将Rl编程为高阻状态，节点BLl和节点P2之间的电压差为负编程电压。R4的编程方式与R2同。若要将数据“1”将存储于节点A，数据“0”存储于节点B，应当R1、R4为低阻，R2、 R3为高阻。若要将数据“0”将存储于节点A，数据“1”将存储于节点B，应将R2、R3编程为低阻，R1、R4编程为高阻。忆阻器的阻值状态设定结束以后断电，然后上电，上电时将所有写晶体管关闭，rSRAM存储单元数据稳定后，其存储的值就是用户想要的值。假设节点A存储“1”，节点B存储“0”。R1/R4编程为低阻，R2/R3编程为高阻。 当被重离子照射时，敏感节点为处于关闭状态的晶体管M2和M3的漏极。当晶体管M2 (或晶体管M3)的漏极遭受重离子撞击时，节点n2 (η3)(其中节点η2为晶体管Μ2和忆阻器 R2的连接点，节点n3为晶体管Μ3和忆阻器R3的连接点)电压降低(增高)。如果电路中没有忆阻器，由于其反馈结构，存储单元将翻转。但是现在R2 (R3)的存在使反馈时间变长， 同时，由于R2和R3处于高阻状态，起到了分压的作用，使节点A和B的电压始终达不到翻转阈值电压。存储节点处的电压稳定，从而起到了对单粒子效应免疫的作用。节点A存储 “0”，节点B存储“1”时单粒子免疫原理相同。参考文献Wei Lu, Kuk-Hwan Kim, Ting Chang, et al, “Two-terminal resistive switches (memristors) for memory and logic applications，，，ASPDAC. 2011, Page (s): 217 - 223Yui C C , Swift G M, Carmichael C, et al. “SEU mitigation testing of xilinx virtex II FPGAs". In: IEEE Radiation Effects Data Workshop. Monterey: IEEE, 2003. 92-97T.Calin,M. Nicolaidis, and R. Velazco, "Upset Hardened Memory Design for Submicron CMOS Technology", IEEE Transactions on Nuclear Science, Vol 43, No. 6， December 1996， pp. 2874-2878。
权利要求
1.一种SRAM编程点抗幅照加固方法，其特征在于首先，将忆阻器嵌入到现有的SRAM单元中，再添加写入电路；然后，在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。
2.一种基于权利要求1所述方法的实现电路，其特征在于在现有SRAM单元的两个存储节点处的PMOS管和NMOS管的漏极各加入至少一个忆阻器，忆阻器的两个电极中的下电极接在晶体管的漏端，每个忆阻器的两端都接有至少一个编程晶体管。
3.根据权利要求2所述的实现电路，其特征在于对现有的SRAM单元进行如下改进 在现有的SRAM单元的2个存储节点A和B，与交叉偶合的4个晶体管(M1、M2、M3、M4)的漏极之间加4个忆阻器，这4个忆阻器分别记为Rl、R2、R3、R4 ；具体来说，存储节点A与晶体管Ml之间加R1，存储节点A与晶体管M2之间加R2，存储节点B与晶体管M3之间加R3，存储节点B与晶体管M4之间加R4 ；Rl的两端分别连接编程晶体管M5、编程晶体管M6，R2的两端分别连接编程晶体管M6、编程晶体管M7，R3的两端分别连接编程晶体管M8、编程晶体管M9，R4的两端分别连接编程晶体管M9、编程晶体管MlO ；在使用时，通过对忆阻器进行编程使其成为非对称的存储单元结构；具体为若存储节点A存储“1”，存储节点B存储“0”， 则将忆阻器R2和R3阻值状态配置为高阻，忆阻器Rl和R4阻值状态配置为低阻；若存储节点A存储“0”，存储节点B存储“ 1 ”，则将忆阻器R2和R3阻值状态配置为低阻，忆阻器Rl 和R4阻值状态配置为高阻。
4.根据权利要求2所述的实现电路，其特征在于在对其进行使用时，其存储节点A和存储节点B，当其中一个节点存储的信息为” 1”时，在此节点与节点GND之间的所有忆阻器编程都为高阻状态，在此节点与节点VDD之间的所有忆阻器，至少一个编程为低阻状态；另一存储信息的节点存储的值为“0”，在该节点与节点VDD之间的所有忆阻器都编程为高阻状态，在此节点与节点GND之间的所有忆阻器，至少一个编程为低阻状态。
全文摘要
本发明属于微电子技术领域，具体为一种基于LUTFPGA的SRAM编程点抗幅照加固方法及其实现电路。本发明利用忆阻器的可编程特性，将其嵌入到传统的SRAM单元中，再添加写入电路。在使用时，通过对忆阻器进行编程，将其配置为非对称存储单元结构。忆阻器有高阻和低阻两种状态，其工艺与传统CMOS工艺兼容。这种非对称结构完全免疫于单粒子翻转(SEU)效应和单粒子引起的多位翻转(MBU)效应。
文档编号G11C11/413GK102360566SQ20111022945
公开日2012年2月22日 申请日期2011年8月11日 优先权日2011年8月11日
发明者周灏, 来金梅, 王丽云, 王健, 王元, 童家榕, 陈利光 申请人:复旦大学