专利名称：一种基于双端口sram的故障注入方法
技术领域：
本发明涉及静态随机存储器(SRAM)技术领域，尤其涉及一种双端口 SRAM的故障注入方法，用于采用汉明码编解码方法设计加固的SRAM。
背景技术：
针对容错设计SRAM，在加速器上进行单粒子效应测试前，芯片通常都会在常规环境下进行模拟，对加固设计进行验证。现在普遍采取故障注入的方法来模拟单粒子翻转效应。故障注入系统是针对容错设计开发的评价其有效性的工具。故障注入是一种模拟产生故障的技术，它是通过人为的手段在被验证系统之中注入或设置硬件的或软件的故障.使系统的失效得以发生，从而可以验证针对故障的容错设计的有效性。目前主要有两种方案， 即软件注入法和硬件注入法。软件故障注入通过对程序语句或数据的删除、增加或改变延迟特性来模拟故障， 主要是通过改变程序内存映象中的内容，或利用程序变异的方法来注入故障。软件故障注入法灵活，但需要增加附加的硬件电路。硬件故障注入一般是从集成电路芯片管脚上强行施加外部信号，其中又分为过电压和过电流注入的两种形式。硬件故障注入对目标系统进行作用，使目标系统的正常硬件工作环境受到影响，从而产生瞬时或永久的故障，使该目标系统在这种故障环境下运行，从而考验其容错性能。硬件故障注入系统需要专门的设备提供测试特定电压(电流)，有可能会造成硬件损伤，因此代价比较大。由于硬件故障注入的方法代价较大，因此目前多采用软件注入的方式。软件故障注入往往在芯片内部需要设计一个专门的故障注入系统。针对SRAM，可以对每组数据的每一位来进行故障注入操作。但是这样，硬件的开销比较大，而且会带来不少额外的功耗。
发明内容
(一)要解决的技术问题为了在进行加速器上线测试前进行故障模拟，对加固设计进行验证，同时又要兼顾成本和开发周期，本发明提供了一种基于双端口 SRAM的软件故障注入方法。( 二 )技术方案为达到上述目的，本发明提供了一种基于双端口 SRAM的故障注入方法，该方法包括在SRAM第一端口的编码器后设置一个第一编码选择器11 ；在第二端口的编码器后设置一个第二编码选择器12 ；以及在SRAM全局设置一个外部控制信号TEST施加到第一编码选择器11和第二编码选择器12上。上述方案中，所述第一编码选择器11的输入端分别连接第一编码选择器11和第二编码选择器12，其输出端连接双端口 SRAM中存储第一端口编码的冗余单元。上述方案中，所述第二编码选择器12的输入端分别连接第二编码选择器12和第一编码选择器11，其输出端连接双端口 SRAM中存储第二端口编码的冗余单元。
上述方案中，所述在SRAM全局设置一个外部控制信号TEST施加到第一编码选择器11和第二编码选择器12上，包括TEST信号同时控制第一编码选择器11和第二编码选择器12，当TEST信号为低时，第一编码选择器11选择来自第一编码选择器11输出的编码，第二编码选择器12选择来自第二编码选择器12输出的编码；当TEST信号为高时，第一编码选择器11选择来自第二编码选择器12输出的编码，第二编码选择器12选择来自第一编码选择器11输出的编码。(三)有益效果本发明针对双口 SRAM设计了一种新的故障注入方法，片外只需一个控制信号控制即可，无需引入其他外部注入信号，且只占用很少的内部芯片面积，能快捷地实现故障注入测试。同时，由于该方法只是逻辑等效故障注入，并非直接注入错误，因此减小了测试功耗。该方法测试操作简单，快速，具有低成本，高测试覆盖率的效果。
图1是依照本发明实施例基于双端口 SRAM故障注入的方法示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。以下结合附图以基于汉明码编解码技术的双端口 SRAM为例对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。本发明提供的基于双端口 SRAM的故障注入方法，是在原来每一个端口的编码器后各设置一个编码选择器，编码选择器的输入端分别接两个端口的编码器输出端，而选择器的输出端则连接各自端口的编码存储单元。编码选择器都由外部控制信号TEST控制。当 TEST信号为低电平时，SRAM进入正常工作模式，编码选择器依然选择原来端口的编码；当 TEST信号为高电平时，SRAM进行故障注入模式，选择器选择来自另外一个端口的编码。通过在相邻端口设置合理的数据，就可以得到故障注入的有效编码，然后在SRAM解码端就可以看到故障注入后输出的结果。图1是依照本发明实施例基于双端口 SRAM故障注入的方法示意图。在本实施例基于双端口的汉明码SRAM设计中，在SRAM第一端口的编码器后设置一个第一编码选择器 11，该第一编码选择器11的输入端分别连接第一编码选择器11和第二编码选择器12，其输出端连接双端口 SRAM中存储第一端口编码的冗余单元。在第二端口的编码器后设置一个第二编码选择器12 ；该第二编码选择器12的输入端分别连接第二编码选择器12和第一编码选择器11，其输出端连接双端口 SRAM中存储第二端口编码的冗余单元。然后在SRAM全局设置一个外部控制信号TEST施加到第一编码选择器11和第二编码选择器12上，TEST信号同时控制第一编码选择器11和第二编码选择器12，当TEST信号为低时，第一编码选择器 11选择来自第一编码选择器11输出的编码，第二编码选择器12选择来自第二编码选择器 12输出的编码；当TEST信号为高时，第一编码选择器11选择来自第二编码选择器12输出的编码，第二编码选择器12选择来自第一编码选择器11输出的编码。
4
为了理解方便，将第一端口定义为A端口，第二端口定义为B端口，第一编码选择器11定义为A端口的编码选择器，第二编码选择器12定义为B端口的编码选择器。其中， 在A端口编码器后设置一个A端口的编码选择器，该A端口的编码选择器的输入端分别接自A端口的编码器和B端口的编码器，其输出接到存储单元阵列中存储A端口编码的冗余单元。同样，在B端口编码器后设置一个B端口的编码选择器，该B端口的编码选择器的输入端分别接自B端口的编码器和A端口的编码器，其输出则接到存储单元阵列中存储B端口编码的冗余单元。然后在SRAM全局上设置一个外部控制信号TEST施加到A端口的编码选择器和B端口的编码选择器上，TEST信号同时控制A端口的编码选择器和B端口的编码选择器。当TEST信号为低时，A端口的编码选择器或B端口的编码选择器会选择原来自己的编码，即A端口的编码选择器会选择来自A端口编码器输出的编码，同样B端口的编码选择器会选择来自B端口编码器输出的编码；当TEST信号为高时，A端口的编码选择器或B端口的编码选择器则会选择另一个端口的编码器输出的编码。即A端口的编码选择器会选择来自B端口编码器输出的编码，同样B端口的编码选择器会选择来自A端口编码器输出的编码。测试时，通过在另外一个端口设置合理的数据就可以得到故障注入的有效编码。然后在解码端数据输出就可以看到故障注入后的结果。该方法可以快速简洁的模拟所有数据单位、双位发生翻转的情况，且不需要任何多余的故障注入信号，既减少了 IO管脚，又减小了测试功耗。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种基于双端口 SRAM的故障注入方法，其特征在于，该方法包括在SRAM第一端口的编码器后设置一个第一编码选择器(11)；在第二端口的编码器后设置一个第二编码选择器(1 ；以及在SRAM全局设置一个外部控制信号TEST施加到第一编码选择器(11)和第二编码选择器(12)上。
2.根据权利要求1所述的基于双端口SRAM的故障注入方法，其特征在于，所述第一编码选择器(11)的输入端分别连接第一编码选择器(11)和第二编码选择器(12)，其输出端连接双端口 SRAM中存储第一端口编码的冗余单元。
3.根据权利要求1所述的基于双端口SRAM的故障注入方法，其特征在于，所述第二编码选择器(1 的输入端分别连接第二编码选择器(1 和第一编码选择器(11)，其输出端连接双端口 SRAM中存储第二端口编码的冗余单元。
4.根据权利要求1所述的基于双端口SRAM的故障注入方法，其特征在于，所述在SRAM 全局设置一个外部控制信号TEST施加到第一编码选择器(11)和第二编码选择器(12)上， 包括TEST信号同时控制第一编码选择器(11)和第二编码选择器(12)，当TEST信号为低时，第一编码选择器(11)选择来自第一编码选择器(11)输出的编码，第二编码选择器(12) 选择来自第二编码选择器(1 输出的编码；当TEST信号为高时，第一编码选择器(11)选择来自第二编码选择器(1 输出的编码，第二编码选择器(1 选择来自第一编码选择器 (11)输出的编码。
全文摘要
本发明公开了一种基于双端口SRAM的故障注入方法，包括在SRAM第一端口的编码器后设置一个第一编码选择器；在第二端口的编码器后设置一个第二编码选择器；以及在SRAM全局设置一个外部控制信号TEST施加到第一编码选择器和第二编码选择器上。本发明提供的在片内实现故障注入的方法，片外只需一个控制信号控制即可，无需引入其他外部注入信号，且只占用很少的内部芯片面积，能快捷地实现故障注入测试。同时，由于该方法只是逻辑等效故障注入，并非直接注入错误，因此减小了测试功耗。另外，该方法测试操作简单，快速，具有低成本，高测试覆盖率的效果。
文档编号G11C29/08GK102446559SQ20111026129
公开日2012年5月9日 申请日期2011年9月6日 优先权日2011年9月6日
发明者刘海南, 周玉梅, 杨献, 王雷, 蒋见花, 黑勇 申请人:中国科学院微电子研究所