液晶显示器及其双向移位寄存装置制造方法
【专利摘要】一种液晶显示器及其双向移位寄存装置。本发明的双向移位寄存装置配置在面板的基板上，且其包括多级串接在一起的移位寄存器。每一级移位寄存器包括预充电单元、上拉单元与下拉单元。其中，预充电单元接收第一预设时钟信号与前一级或后一级移位寄存器的输出，并据以输出充电信号。上拉单元接收充电信号与第二预设时钟信号，并据以输出扫描信号。下拉单元接收第二预设时钟信号、第三预设时钟信号、下两级或上两级移位寄存器的输出，并据以决定是否将扫描信号下拉至参考电位。
【专利说明】液晶显示器及其双向移位寄存装置
【技术领域】
[0001]本发明涉及一种平面显示技术，且特别涉及一种液晶显示器及其移位寄存装置。【背景技术】
[0002]近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid Crystal Display,IXD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为各显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成本发展。
[0003]为了要降低液晶显示器的制作成本，已有部分厂商研发出在液晶显示面板采用非晶娃(amorphous silicon,a-Si)工艺的条件下,可将原先配置于液晶显示面板的扫描侧所使用的扫描驱动IC内部的移位寄存器(shift register)转移直接配置在液晶显示面板的玻璃基板(glass substrate)上。因此,原先配置于液晶显不面板的扫描侧所使用的扫描驱动IC即可省略，藉以达到降低液晶显示器的制作成本的目的。
【发明内容】
[0004]有鉴于此，本发明的一示范性实施例提供一种双向移位寄存装置，其包括N级串接在一起的移位寄存器，且第i级移位寄存器包括预充电单元、上拉单元，以及下拉单元。其中，N为预设正整数，而i为大于等于3的正整数且小于等于N-2。预充电单元用以接收一第一预设时钟信号与第(1-Ι)级或第(i+1)级移位寄存器的输出，并据以输出一充电信号。上拉单元耦接预充电单元，用以接收所述充电信号与一第二预设时钟信号，并据以输出一扫描信号。下拉单元耦接预充电单元与上拉单元，用以接收所述第二预设时钟信号、一第三预设时钟信号与第(i+2)级或第(1-2)级移位寄存器的输出，并据以决定是否将所述扫描信号下拉至一参考电位。
[0005]在本发明的一示范性实施例中，第i级移位寄存器的预充电单元包括第一晶体管、第二晶体管，以及第三晶体管。其中，第一晶体管的栅极与漏极耦接在一起以接收第(1-Ι)级移位寄存器的输出。第二晶体管的栅极与漏极耦接在一起以接收第(i+1)级移位寄存器的输出。第三晶体管的漏极耦接第一晶体管与第二晶体管的源极，第三晶体管的栅极用以接收所述第一预设时钟信号，而第三晶体管的源极则用以输出所述充电信号。
[0006]在本发明的一示范性实施例中，第i级移位寄存器的上拉单元包括第四晶体管与第一电容。其中，第四晶体管的漏极用以接收所述第二预设时钟信号，第四晶体管的栅极耦接第三晶体管的源极，而第四晶体管的源极则用以输出所述扫描信号。第一电容耦接于第四晶体管的栅极与源极之间。
[0007]在本发明的一示范性实施例中，第i级移位寄存器的下拉单元包括第二电容以及第五至第十晶体管。其中，第二电容的第一端接收所述第二预设时钟信号。第五晶体管的漏极耦接第二电容的第二端，第五晶体管的栅极耦接第三晶体管的源极，而第五晶体管的源极耦接至所述参考电位。第六晶体管的漏极耦接第四晶体管的源极，第六晶体管的栅极用以接收所述第三预设时钟信号，而第六晶体管的源极则耦接至所述参考电位。第七晶体管的漏极耦接第四晶体管的源极，第七晶体管的栅极耦接第五晶体管的漏极，而第七晶体管的源极则耦接至所述参考电压。第八晶体管的漏极耦接第三晶体管的源极，第八晶体管的栅极耦接第五晶体管的漏极，而第八晶体管的源极则耦接至所述参考电压。第九晶体管的漏极耦接第三晶体管的源极，第九晶体管的栅极用以接收第(i+2)级移位寄存器的输出，而第九晶体管的源极则耦接至所述参考电压。第十晶体管的漏极耦接第三晶体管的源极，第十晶体管的栅极耦接第(1-2)级移位寄存器的输出，而第十晶体管的源极则耦接至所述参考电压。
[0008]在本发明的一示范性实施例中，所述第一至第三预设时钟信号的致能时间彼此部
分重叠。
[0009]在本发明的一示范性实施例中，第I级、第2级、第(N-1)级与第N移位寄存器的电路结构与第i级移位寄存器的电路结构相同，且皆为冗余移位寄存器。
[0010]本发明的另一示范性实施例提供一种液晶显示器，其包括液晶显示面板与用以提供液晶显示面板所需的光源的背光模块。其中，液晶显示面板包括基板与上述所提的双向移位寄存装置，且上述所提的双向移位寄存装置直接配置在基板上。
[0011]应了解的是，上述一般描述及以下【具体实施方式】仅为例示性及阐释性的，其并不能限制本发明所欲主张的范围。
【专利附图】
【附图说明】
[0012]下面的附图是本发明的说明书的一部分，绘示了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。
[0013]图1绘示为本发明一示范性实施例的液晶显示器100的系统方块图。
[0014]图2绘示为本发明一示范性实施例的双向移位寄存装置SRD的方块图。
[0015]图3A绘示为本发明一示范性实施例的第i级移位寄存器SRi的方块图。
[0016]图3B绘示为本发明一示范性实施例的第i级移位寄存器SRi的电路图。
[0017]图4绘示为本发明一示范性实施例的双向移位寄存器的运作时序图。
[0018]图5绘示为本发明一示范性实施例的双向移位寄存器的运作时序图。
[0019]【主要元件符号说明】
[0020]100:液晶显示器
[0021]101:液晶显示面板
[0022]103:源极驱动器
[0023]105:时序控制器
[0024]107:背光模块
[0025]AA:显示区
[0026]SRD:双向移位寄存装置
[0027]STVpSTV2:起始信号
[0028]CKl、CK2、CK3、CK4:时钟信号
[0029]SS广SSN、SS1、SSh、SSi+1、SSi^ SSi+2:扫描信号[0030]SR广SRn:移位寄存器
[0031]SR1:第i级移位寄存器
[0032]CV:充电信号
[0033]301:预充电单元
[0034]303:上拉单元
[0035]305:下拉单元
[0036]P1:节点
[0037]C1、C2:电容
[0038]Vss:参考电位
[0039]Tl?TlO:N型晶体管
[0040]1:1、9:时间
[0041]PCKl:第一预设时钟信号
[0042]PCK2:第二预设时钟信号
[0043]PCK3:第三预设时钟信号
【具体实施方式】
[0044]现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/符号代表相同或类似部分。
[0045]图1绘示为本发明一示范性实施例的液晶显示器(liquid crystal display,IXD) 100的系统方块图。请参照图1，液晶显示器100包括液晶显示面板(IXDpanel) 101、源极驱动器(source driver) 103、时序控制器(timing controller, T_con) 105,以及用以提供液晶显示面板101所需的(背)光源的背光模块(backlight module) 107。
[0046]在本示范性实施例中，液晶显示面板101的显示区(display area) AA内具有多个以矩阵方式排列的像素(图中以X*Y来表示，X、Y皆为正整数)。一般来说，Χ*Υ也可表示为液晶显示器100的显示解析度(resolution),例如以1024*768,但并不限制于此。另外，液晶显示面板101的基板(未绘示，例如为玻璃基板)上的一侧更直接配置有双向(即，正向与逆向)移位寄存装置(shift register device) SRD0
[0047]双向移位寄存装置SRD受控于时序控制器105，并且反应于时序控制器105所提供的起始信号STVpSTV2与时钟信号CK广CK4而正向(即，由上至下)且串行地输出N个扫描信号SS广SSn (N=Y+4)，藉以通过所正向串行输出的扫描信号SSfSSN_2以从显示区AA内的第一行像素逐一开启至最后一行像素(即，双向移位寄存装置SRD对显示区AA进行正向扫描(forward scanning));或者,双向移位寄存装置SRD反应于时序控制器105所提供的起始信号STVpSTV2与时钟信号ClCCK4而逆向(S卩，由下至上)且串行地输出N个扫描信号SS1TSS1 (N=Y+4)，藉以通过所逆向串行输出的扫描信号SSN_2?SS3以从显示区AA内的最后一行像素逐一开启至第一行像素(即，双向移位寄存装置SRD对显示区AA进行逆向扫描(reverse scanning))。
[0048]更清楚来说，图2绘示为图1的双向移位寄存装置SRD的方块图。请合并参照图1与图2，双向移位寄存装置SRD包括N级电路架构实质上相同且彼此串接在一起的移位寄存器SR1~SRn。在本示范性实施例中，由于移位寄存器SR广SRn的电路架构与运作原理实质上相同，故在此仅针对第i级移位寄存器SRi (3 ^ i ^ N-2)来做说明如下。
[0049]此外，需要注意的是，第I级、第2级、第(N-1)级与第N级移位寄存器SRp SR2、SRn_!> SRn的电路结构虽与第i级移位寄存器SRi (3含i含N-2)的电路结构相同，但却皆为冗余(du_y)移位寄存器。换句话说，第I级、第2级、第(N-1)级与第N级移位寄存器SRp SR2、SIVpSRnK各别输出的扫描信号SS^SSpSSh与SSn并非用以拿来开启显示区AA内的任一行像素，其只为维持双向移位寄存装置SRD正常操作所需,故而第I级、第2级、第(N-1)级与第N级移位寄存器SR^ SR2, SRN_1、SRn所各别输出的扫描信号SS1' SS2, SSn^1与SSn可视为冗余扫描信号。
[0050]基此，图3A绘示为图2的第i级移位寄存器SRi的方块图，而图3B绘示为图3A的第i级移位寄存器SRi的电路图。请合并参照图f图3B，第i级移位寄存器SRi包括预充电单元301、上拉单元303，以及下拉单元305。其中，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，预充电单元301用以接收时序控制器105所提供的第一预设时钟信号PCKl与第(1-Ι)级移位寄存器SRp1所输出的扫描信号SSp1，并据以输出充电信号CV。在此值得一提的是，除了第I级移位寄存器SR1中的预充电单元301为接收时序控制器105所提供的起始信号STV1外，其余移位寄存器SRi (i=2~N)中的预充电单元301皆为接收上一级移位寄存器SRp1所输出的扫描信号SSp1。
[0051]举例来说，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，第2级移位寄存器SR2中的预充电单元301为接收第I级移位寄存器SR1所输出的扫描信号SS1 ;第3级移位寄存器SR3中的预充电单元301为接收第2级移位寄存器SR2所输出的扫描信号SS2 ；依此类推至第N级移位寄存器SRn中的预充电单元301为接收第(N-1)级移位寄存器SRn_i所输出的扫描信号ssN·_lt)
[0052]另一方面，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，预充电单元301用以接收时序控制器105所提供的第一预设时钟信号PCKl与第(i+1)级移位寄存器SRi+1所输出的扫描信号SSi+1，并据以输出充电信号CV。在此值得一提的是，除了第N级移位寄存器SRn中的预充电单元301为接收时序控制器105所提供的起始信号STV2外，其余移位寄存器SRi(i=rN-l)中的预充电单元301皆为接收下一级移位寄存器SRi+1所输出的扫描信号ssi+1。
[0053]举例来说，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，第(N_l)级移位寄存器SIV1中的预充电单元301为接收第N级移位寄存器SRn所输出的扫描信号SSn ；第(N-2)级移位寄存器SRn_2中的预充电单元301为接收第(N-1)级移位寄存器SIV1所输出的扫描信号SSim ;依此类推至第I级移位寄存器SR1中的预充电单元301为接收第2级移位寄存器SR2所输出的扫描信号SS2。
[0054]另外，上拉单元303耦接预充电单元301，用以接收预充电单元301所输出的充电信号CV与时序控制器105所提供的第二预设时钟信号PCK2，并据以输出扫描信号SSit5再者，下拉单元305耦接预充电单元301与上拉单元303，用以接收时序控制器105所提供的第二预设时钟信号PCK2、第三预设时钟信号PCK3、第(i+2)级或第(1-2)级移位寄存器SRi+2或SR"的输出(即，扫描信号SSi+2或SSiJ，并据以决定是否将扫描信号SSi下拉至参考电位Vss (例如为一个负电压，但并不限制在此)。[0055]更清楚来说，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，下拉单元305用以接收时序控制器105所提供的第二预设时钟信号PCK2、第三预设时钟信号PCK3与第(i+2)级移位寄存器SRi+2所输出的扫描信号SSi+2，并据以决定是否将扫描信号SSi下拉至参考电位Vss。
[0056]另一方面，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，下拉单元305用以接收时序控制器105所提供的第二预设时钟信号PCK2、第三预设时钟信号PCK3与第(1-2)级移位寄存器SR"所输出的扫描信号SSi_2，并据以决定是否将扫描信号SSi下拉至参考电位Vss。
[0057]从图2可以清楚地看出，第I级与第2级移位寄存器SRpSR2并无上两级的输出的存在，第(N-1)级与第N级移位寄存器SRN_1、SRN亦无下两级的输出的存在，而其余第i级移位寄存器3民(1=3、-2)皆有其第(i+2)级与第(1-2)级移位寄存器(SRi+2，SRi_2)的输出的存在。在此条件下，第I级、第2级、第(N-1)级与第N级移位寄存器SR。SR2, SR^1, SRn才会被设置为冗余移位寄存器，且其相对应的输出只为维持双向移位寄存装置SRD正常操作所需。
[0058]在本示范性实施例中，预充电单元301包括N型晶体管Tf T3。其中，N型晶体管Tl的栅极与漏极耦接在一起以接收第(1-ι)级移位寄存器SRp1所输出的扫描信号SSp1，而N型晶体管T2的栅极与漏极耦接在一起以接收第(i+1)级移位寄存器SRi+1所输出的扫描信号SSi+1。N型晶体管T3的漏极耦接N型晶体管Tl与T2的源极，N型晶体管T3的栅极用以接收时序控制器105所提供的第一预设时钟信号PCKl，而N型晶体管T3的源极则用以输出充电信号CV。
[0059]另外，上拉单元303包括N型晶体管T4与电容Cl。其中，N型晶体管T4的栅极耦接N型晶体管T3的源极，N型晶体管T4的漏极用以接收时序控制器105所提供的第二预设时钟信号PCK2，而N型晶体管T4的源极则用以输出扫描信号SSitl电容Cl耦接在N型晶体管T4的栅极与源极之间。
[0060]再者，下拉单元305包括N型晶体管T5~T10与电容C2。其中，电容C2的第一端接收时序控制器105提供的第二预设时钟信号PCK2。N型晶体管Τ5的漏极耦接电容C2的第二端、N型晶体管Τ5的栅极耦接N型晶体管Τ3的源极，而N型晶体管Τ5的源极则耦接至参考电位Vss。N型晶体管T6的漏极耦接N型晶体管T4的源极，N型晶体管T6的栅极用以接收时序控制器105提供的第三预设时钟信号PCK3，而N型晶体管T6的源极则耦接至参考电位Vss。
[0061]N型晶体管T7的漏极耦接N型晶体管T4的源极，N型晶体管T7的栅极耦接N型晶体管T5的漏极，而N型晶体管T7的源极耦接至参考电压Vss。N型晶体管T8的漏极耦接N型晶体管T3的源极，N型晶体管T8的栅极耦接N型晶体管T5的漏极，而N型晶体管T8的源极则耦接至参考电压Vss。N型晶体管T9的漏极耦接N型晶体管T3的源极，N型晶体管T9的栅极用以接收第(i+2)级移位寄存器SRi+2所输出的扫描信号SSi+2，而N型晶体管T9的源极则耦接至参考电压Vss。N型晶体管TlO的漏极耦接N型晶体管T3的源极，N型晶体管TlO的栅极用以接收第(1-2)级移位寄存器SR"所输出的扫描信号SSp2，而N型晶体管T9的源极则耦接至参考电压Vss。
[0062]基于上述，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第I级移位寄存器SRi (i=l)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK2 ；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CKl。
[0063]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第2级移位寄存器SRi (i=2)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK3 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
[0064]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第3级移位寄存器SRi (i=3)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK4 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CKl ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CKl与CK3。 [0065]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第4级移位寄存器SRi (i=4)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CKl ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
[0066]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第5级移位寄存器SRi (i=5)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK2 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CKl。
[0067]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第6级移位寄存器SRi (i=6)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK3 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
[0068]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第7级移位寄存器SRi (i=7)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK4 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CKl ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CKl与CK3。
[0069]在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第8级移位寄存器SRi (i=8)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CKl ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
[0070]由此可知，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，移位寄存装置SRD中由上至下的每4个移位寄存器可视为同一群组(例如:SRr4、SR5~8、…、SRN_3~N)。同一群组的4个移位寄存器(SR。、SR5~8、…、SRn_3~n)的N型晶体管T3的栅极所各别接收的第一预设时钟信号PCKl依序为时钟信号CK2 — CK3 — CK4 — CKl ;同一群组的4个移位寄存器(SR。、SR5~8、…、SRn_3~n)的N型晶体管T4的漏极所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3 — CK4 — CKl — CK2 ;同一群组的4个移位寄存器(SRr4,SR5…、SRn_3~n)的电容C2的第一端所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3 — CK4 — CKl — CK2 ;以及同一群组的4个移位寄存器(SRr4、SR5^8,…、SRn_3~n)的N型晶体管T6的栅极所各别接收的第三预设时钟信号PCK3依序为时钟信号CKl — CK2 — CK3 — CM0
[0071] 另一方面，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第N级移位寄存器SRiQ=N)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK2 ；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CKl。
[0072]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_l)级移位寄存器SRiQ=N-1)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK3 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
[0073]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_2)级移位寄存器SRi (i=N-2)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK4 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CKl ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CKl与CK3。
[0074]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_3)级移位寄存器SRi(i=N-3)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CKl ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
[0075]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_4)级移位寄存器SRi (i=N-4)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK2 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CKl。
[0076]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_5)级移位寄存器SRi (i=N-5)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK3 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
[0077]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_6)级移位寄存器SRi (i=N-6)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CK4 ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CKl ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CKl与CK3。
[0078]在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N_7)级移位寄存器SRi(i=N-7)为例，预充电单元301所接收第一预设时钟信号PCKl为时钟信号CKl ;上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2 ;而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
[0079]由此可知，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，移位寄存装置SRD中由下至上的每4个移位寄存器可视为同一群组(例如:SRn~n_3、SRn_4~n_7、…、SRri)。同一群组的4个移位寄存器(SRn~n_3、SRn_4~n_7、-,SRri)的N型晶体管T3的栅极所各别接收的第一预设时钟信号PCKl依序为时钟信号CK2 — CK3 — CK4 — CKl ;同一群组的4个移位寄存器(SRn~n_3、SRn_4~n_7、…、SIV1)的N型晶体管T4的漏极所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3 — CK4 — CKl — CK2 ;同一群组的4个移位寄存器(SRn~n_3、SRn_4~n_7、-,SRri)的电容C2的第一端所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3 — CK4 — CKl — CK2 ；以及同一群组的4个移位寄存器(SRN~N_3、SRN_4~N_7、…、SRri)的N型晶体管T6的栅极所各别接收的第三预设时钟信号PCK3依序为时钟信号 CKl — CK2 — CK3 — CM0 [0080]于此，为了要清楚说明各级移位寄存器SR1^n的运作原理，图4绘示为图2的移位寄存装置SRD对显示区AA进行正向扫描的操作波形图。请合并参照图2~图4，从图4中可清楚地看出，时序控制器105会串行且周期性地产生时钟信号CK3、CK4、CK1、CK2给移位寄存装置SRD，且所串行产生的时钟信号CK3、CK4、CKl、CK2的致能时间彼此部分重叠，例如:50%的重叠，但并不限制于此。另外，时序控制器105所产生的起始信号STVl的致能时间与时钟信号CK3的初始致能时间亦有50%的重叠；而时序控制器105所产生的起始信号STV2的致能时间与时钟信号CK2的结束致能时间亦有50%的重叠。
[0081]在此条件下，以第I级移位寄存器SR1为例，当第I级移位寄存器SR1的预充电单元301于时间tl的时候接收到启始信号STV1且时钟信号CK2于时间t2致能时，N型晶体管Tl与T3会被开启以于时间t2间对节点P1进行预充电。如此一来，当时序控制器105所提供的时钟信号CK3于时间t2、3致能时，节点P1上的电压会受时钟信号CK3的耦合效应(coupling effect)的影响而被拉升,藉以使得上拉单元303的NMOS晶体管T4会被开启，进而于时间t2、4间输出第I级移位寄存器SR1的扫描信号SS115
[0082]紧接着，在预充电单元301与上拉单元303负责输出扫描信号SS1之后，下拉单元305的N型晶体管T6会因为时序控制器105于时间t4所提供的时钟信号CKl致能而被开启。如此一来，扫描信号SS1会于时间t4被下拉至参考电位Vss。
[0083]另外，当第I级移位寄存器SR1在未接收到启始信号STV1时，由于时钟信号CK3依然周期性的致能，导致于在节点P1仍会于时间t6~t8产生一稱合信号(coupling signal),为了确保在不应输出扫描信号SS1的时候,时钟信号CK3的稱合信号可被释放至参考电压Vss。基此，下拉单元305的N型晶体管T7与T8可在时间t6、8间被时钟信号CK3开启，藉以将扫描信号SS1下拉至参考电位Vss。因此，在时间t8之后每当时钟信号CK3致能时所引发的耦合信号都会被释放至参考电压Vss。由此可知，时钟信号CK3于时间t8之后所引发的耦合信号并不会影响到扫描信号SS1的输出。
[0084]此外，由于第3级移位寄存器SR3所输出的扫描信号SS3会反馈至第I级移位寄存器SR1的下拉单元305的N型晶体管T9。如此一来，第I级移位寄存器SR1的下拉单元305的NMOS晶体管T9会被开启，从而对节点P1进行放电。由此可知，当预充电单元301与上拉单元303负责输出扫描信号SS1之后，下拉单元305通过受本级与下两级移位寄存寄存器(SRnSR3)的控制来增强其下拉及稳压的能力，负责停止输出扫描信号SS115
[0085]在第I级移位寄存器SR1实行正向扫描操作的过程中，由于本发明的电路具备逆向扫描的功能，第I级移位寄存器SR1仍会于时间t3接收到第2移位寄存器SR2的扫描信号SS2，但并不影响第I级移位寄存器SR1的输出。其说明如下，当第I级移位寄存器SR1在输出其扫描信号SS1之后，第2级移位寄存器SR2的扫描信号SS2仍会反馈至第I级移位寄存器SR1的N型晶体管T2，但由于其反馈至第I级移位寄存器SR1的期间，时钟信号CK2于时间t3、5并未致能，N型晶体管T3为关闭状态，所以第2级移位寄存器SR2的扫描信号SS2并不会影响第I级移位寄存器SR1的输出。
[0086]在此，虽然上述示范性实施例仅以描述第I级移位寄存器SR1的运作原理以对正向扫描做说明，但其余移位寄存器的运作原理皆与第I级移位寄存器SR1类似，故而在此并不再加以赘述。
[0087]依据上述有规则的时钟信号CKf CK4的设置与上述对于移位寄存器SR1的电路操作说明，双向移位寄存器SRD便可据以对显示区AA内的所有行像素进行正向扫描。在时序控制器105给予启动信号STV1至第I级移位寄存器SR1后，第I级移位寄存器SR1将产生扫描信号SS1,并输出至第2级移位寄存器SR2。第2级移位寄存器SR2在接收到第I级移位寄存器SR1的扫描信号SS1后，进而启动且依照上述相应于移位寄存器SR1的电路操作说明以产生扫描信号SS2。由此，本领域技术人员应当可以在参照上述解说内容后，而自行推演/类推出之后每一级移位寄存器的输出的方式，故在此并不再加以赘述。
[0088]据此，当时序控制器105提供起始信号STV1给第I级移位寄存器SR1的预充电单元301，且分别提供时钟信号CKf CK4给所有移位寄存器SR广SRn时，双向移位寄存装置SRD内的移位寄存器SR广SRn会顺向且串行输出扫描信号SS广SSn，并且通过当中的扫描信号SSfSSN_2以从显示区AA内的第一行像素逐一开启至最后一行像素，而源极驱动器103会提供对应的显示资料给被双向移位寄存装置SRD所开启的行像素。如此一来，再加上背光模块107所提供的(背)光源，则液晶显示面板101即会显示影像画面。
[0089]另一方面，图5绘示为图2的移位寄存装置SRD对显示区AA进行逆向扫描的操作波形图。请合并参照图2?图5，从图5中可清楚地看出，时序控制器105会串行且周期性地产生时钟信号CK3、CK4、CK1、CK2给移位寄存装置SRD，且所串行产生的时钟信号CK3、CK4、CK1、CK2的致能时间彼此部分重叠，例如:50%的重叠，但并不限制于此。另外，时序控制器105所产生的起始信号STV2的致能时间与时钟信号CK3的初始致能时间亦有50%的重叠；而时序控制器105所产生的起始信号STV1的致能时间与时钟信号CK2的结束致能时间亦有50%的重叠。
[0090]在此条件下，以第N级移位寄存器SRn为例，当第N级移位寄存器SRn的预充电单元301于时间tl的时候接收到启始信号STV2且时钟信号CK2于时间t2致能时，N型晶体管Tl与T3会被开启以于时间t2间对节点Pn进行预充电。如此一来，当时序控制器105所提供的时钟信号CK3于时间t2、3致能时，节点Pn上的电压会受时钟信号CK3的耦合效应(coupling effect)的影响而被拉升,藉以使得上拉单元303的N型晶体管T4会被开启，进而于时间t2、4间输出第N级移位寄存器SRn的扫描信号SSN。
[0091]紧接着，在预充电单元301与上拉单元303负责输出扫描信号SSn之后，下拉单元305的N型晶体管T6会因为时序控制器105于时间t4所提供的时钟信号CKl致能而被开启。如此一来，扫描信号SSn会于时间t4被下拉至参考电位Vss。
[0092]另外，当第N级移位寄存器SRn在未接收到启始信号STV2时，由于时钟信号CK3依然周期性的致能，导致于在节点Pn仍会于时间t6?t8产生一稱合信号(coupling signal),为了确保在不应输出扫描信号SSn的时候,时钟信号CK3的稱合信号可被释放至参考电压Vss。基此，下拉单元305的N型晶体管T7与T8可在时间t6、8间被时钟信号CK3开启，藉以将扫描信号SSn下拉至参考电位Vss。因此，在时间t8之后每当时钟信号CK3致能时所引发的耦合信号都会被释放至参考电压Vss。由此可知，时钟信号CK3于时间t8之后所引发的耦合信号并不会影响到扫描信号SSn的输出。
[0093]此外，由于第(N-2)级移位寄存器SRN_2所输出的扫描信号SSN_2会反馈至第N级移位寄存器的下拉单元305的N型晶体管T9。如此一来，第N级移位寄存器SRn的下拉单元305的NMOS晶体管T9会被开启，从而对节点Pn进行放电。由此可知，当预充电单元301与上拉单元303负责输出扫描信号SSn之后，下拉单元305通过受本级与上两级移位寄存寄存器(SRn，SRn_2)的控制来增强其下拉及稳压的能力，负责停止输出扫描信号SSn。
[0094]相似地，在第N级移位寄存器SR1实行逆向扫描操作的过程中，由于本发明的电路具备正向扫描的功能，第N级移位寄存器SRn仍会于时间t3接收到第(N-1)移位寄存器SRfrl)的扫描信号SSim，但并不影响第N级移位寄存器SRn的输出。其说明如下，当第N级移位寄存器SRn在输出其扫描信号SSn之后，第(N-1)级移位寄存器SRfrl)的扫描信号SSfrl)仍会反馈至第N级移位寄存器SRn的N型晶体管Tl，但由于其反馈至第N级移位寄存器SRn的期间，时钟信号CK2于时间t3、5并未致能，N型晶体管!^为关闭状态，所以第(N-1)级移位寄存器SIV1的扫描信号SSim并不会影响第N级移位寄存器SRn的输出。
[0095]在此，虽然上述示范性实施例仅以描述第N级移位寄存器SRn的运作原理以对逆向扫描做说明，但其余移位寄存器的运作原理皆与第N级移位寄存器SRn类似，故而在此并不再加以赘述之。
[0096]依据上述有规则的时钟信号CKf CK4的设置与上述对于移位寄存器SRn的电路操作说明，双向移位寄存器SRD便可据以对显示区AA内的所有行像素进行逆向扫描。在时序控制器105给予启动信号STV2于第N级移位寄存器SRn后，第N级移位寄存器SRn将产生扫描信号SSn，并输出至第(N-1)级移位寄存器SRN_lt)第(N-1)级移位寄存器SRfrl)在接收到第N级移位寄存器SRn的扫描信号SSn后，进而启动且依照上述相应于移位寄存器SRn的电路操作说明以产生扫描信号SSN_lt)由此，本领域技术人员应当可以在参照上述解说内容后，而自行推演/类推出之后每一级移位寄存器的输出的方式，故在此并不再加以赘述。
[0097]据此，当时序控制器105提供起始信号STV2给第N级移位寄存器SRn的预充电单元301，且分别提供时钟信号CKf CK4给所有移位寄存器SR1TSR1时，双向移位寄存装置SRD内的移位寄存器SR1TSR1会逆向且串行输出扫描信号SS1TSS1，并且通过当中的扫描信号SSN_2~SS3以从显示区AA内的最后一行像素逐一开启至第一行像素，而源极驱动器103会提供对应的显示资料给被双向移位寄存装置SRD所开启的行像素。如此一来，再加上背光模块107所提供的(背)光源，则显示面板101即会显示影像画面。
[0098]综上所述，本发明主要是将一个双向移位寄存装置直接配置在面板的基板上，并且通过时序控制器来控制这双向移位寄存装置的运作，让此双向移位寄存装置可以正向串行输出一扫描信号，以从显示面板的第一行像素逐一开启至最后一行像素，亦或是逆向串行输出一扫描信号以从显示面板的最后一行像素逐一开启至第一行像素。由此，双向移位寄存装置可以对显示面板进行正向扫描或逆向扫描。
[0099]换句话说，本发明的双向移位寄存装置通过电路的配置与时序的设置达到具备逆向扫描的功能。因此改善了现行直接配置在液晶显示面板的基板上的多级移位寄存器大多不具有逆向扫描的功能的困境，或简化为了达到逆向扫描目的而设计庞大电路，可避免因庞大电路而产生的寄生电容效应，更由于直接配置于液晶面板上节省了制作上的成本。
[0100]另外，在工艺因素允许的条件下，上述示范性实施例的每一级移位寄存器更可以由P型晶体管所组成，而该等变形的示范性实施例亦属本发明所欲保护的范围。
[0101]再者，虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。
【权利要求】
1.一种双向移位寄存装置，包括: N级串接在一起的移位寄存器，其中第i级移位寄存器包括: 一预充电单元，接收一第一预设时钟信号与第(1-1)级或第(i+1)级移位寄存器的输出，并据以输出一充电信号； 一上拉单元，耦接该预充电单元，接收该充电信号与一第二预设时钟信号，并据以输出一扫描信号；以及 一下拉单元，耦接该预充电单元与该上拉单元，接收该第二预设时钟信号、一第三预设时钟信号、第(i+2)级或第(1-2)级移位寄存器的输出，并据以决定是否将该扫描信号下拉至一参考电位， 其中，N为一预设正整数，而i为大于等于3的正整数且小于等于N-2。
2.如权利要求1所述的双向移位寄存装置，其中第i级移位寄存器的该预充电单元包括: 一第一晶体管，其栅极与漏极耦接在一起以接收第(1-1)级移位寄存器的输出；一第二晶体管，其栅极 与漏极耦接在一起以接收第(i+1)级移位寄存器的输出；以及一第三晶体管，其漏极耦接该第一晶体管与该第二晶体管的源极，其栅极用以接收该第一预设时钟信号，而其源极用以输出该充电信号。
3.如权利要求2所述的双向移位寄存装置，其中第i级移位寄存器的该上拉单元包括: 一第四晶体管，其漏极用以接收该第二预设时钟信号，其栅极耦接该第三晶体管的源极，而其源极则用以输出该扫描信号；以及 一第一电容，耦接于该第四晶体管的栅极与源极之间。
4.如权利要求3所述的双向移位寄存装置，其中第i级移位寄存器的该下拉单元包括: 一第二电容，其第一端接收该第二预设时钟信号； 一第五晶体管，其漏极耦接该第二电容的第二端，其栅极耦接该第三晶体管的源极，而其源极耦接至该参考电位； 一第六晶体管，其漏极耦接该第四晶体管的源极，其栅极用以接收该第三预设时钟信号，而其源极耦接至该参考电位； 一第七晶体管，其漏极耦接该第四晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电压； 一第八晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电压； 一第九晶体管，其漏极耦接该第三晶体管的源极，其栅极用以接收第(i+2)级移位寄存器的输出，而其源极耦接至该参考电压；以及 一第十晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接第(1-2)级移位寄存器的输出，而其源极耦接至该参考电压。
5.如权利要求4所述的双向移位寄存装置，其中该第一至该第十晶体管为N型晶体管。
6.如权利要求4所述的双向移位寄存装置，其中该第一至该第三预设时钟信号的致能时间彼此部分重叠。
7.如权利要求4所述的双向移位寄存装置，其中第I级、第2级、第(N-1)级与第N级移位寄存器的电路结构与第i级移位寄存器的电路结构相同，且皆为冗余移位寄存器。
8.—种液晶显不器,包括: 一液晶显示面板，包括一基板与一双向移位寄存装置，该双向移位寄存装置直接配置在该基板上，且具有多级串接在一起的移位寄存器，其中第i级移位寄存器包括: 一预充电单元，接收一第一预设时钟信号与第(1-1)级或第(i+1)级移位寄存器的输出，并据以输出一充电信号； 一上拉单元，耦接该预充电单元，接收该充电信号与一第二预设时钟信号，并据以输出一扫描信号；以及 一下拉单元，耦接该预充电单元与该上拉单元，接收该第二预设时钟信号、一第三预设时钟信号、第(i+2)级或第(1-2)级移位寄存器的输出，并据以决定是否将该扫描信号下拉至一参考电位，其中，N为一预设正整数，而i为大于等于3的正整数且小于等于N-2 ;以及一背光模块，提供该液晶显示面板所需要的光源。
9.如权利要求8所述的液晶显示器，其中第i级移位寄存器的该预充电单元包括: 一第一晶体管，其栅极与其漏极耦接在一起以接收第(1-1)级移位寄存器的输出； 一第二晶体管，其栅极与其漏极耦接在一起以接收第(i+1)级双向移位寄存器的输出；以及 一第三晶体管，其漏极耦接该第一晶体管与该第二晶体管的源极，其栅极用以接收该第一预设时钟信号，而其源极用以输出该充电信号。
10.如权利要求9所·述的液晶显示器，其中第i级移位寄存器的该上拉单元包括: 一第四晶体管，其漏极用以接收该第二预设时钟信号，其栅极耦接该第三晶体管的源极，而其源极则用以输出该扫描信号；以及 一第一电容，耦接于该第四晶体管的栅极与源极之间。
11.如权利要求10所述的液晶显示器，其中第i级移位寄存器的该下拉单元包括: 一第二电容，其第一端接收该第二预设时钟信号； 一第五晶体管，其漏极耦接该第二电容的第二端，其栅极耦接该第三晶体管的源极，而其源极耦接至该参考电位； 一第六晶体管，其漏极耦接该第四晶体管的源极，其栅极用以接收该第三预设时钟信号，而其源极耦接至该参考电位； 一第七晶体管，其漏极耦接该第四晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电压； 一第八晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电压； 一第九晶体管，其漏极耦接该第三晶体管的源极，其栅极用以接收第α+2)级移位寄存器的输出，而其源极耦接至该参考电压；以及 一第十晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接第(1-2)级移位寄存器的输出，而其源极耦接至该参考电压。
12.如权利要求11所述的液晶显示器，其中该第一至该第十晶体管为N型晶体管。
13.如权利要求11所述的液晶显示器，其中该第一至该第三预设时钟信号的致能时间彼此部分重叠。
14.如权利要求11所述的液晶显示器，其中第I级、第2级、第(N-1)级与第N级移位寄存器的电路结构 与第i级移位寄存器的电路结构相同，且皆为冗余移位寄存器。
【文档编号】G11C19/28GK103594118SQ201210295804
【公开日】2014年2月19日 申请日期:2012年8月17日 优先权日:2012年8月17日
【发明者】游家华, 詹建廷, 柯健专, 张崇霖 申请人:瀚宇彩晶股份有限公司