差分存储NAND Flash存储器写操作的方法及装置制造方法
【专利摘要】本申请提供了一种差分存储NAND?Flash存储器写操作的方法及装置，所述存储器包括存储阵列；其中，所述差分存储NAND?Flash存储器写操作的方法包括：接收写操作指令，所述写操作指令包括目标数据和目标地址；根据所述目标地址将需要执行写操作的page数据读取到缓存器中；将所述目标数据和page数据更新生成目标page数据；对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。本申请可以提高所述NAND?Flash写操作的可靠性，降低单位成本。
【专利说明】差分存储NAND Flash存储器写操作的方法及装置
【技术领域】
[0001]本申请涉及存储器【技术领域】，特别是涉及一种差分存储NAND Flash存储器写操作方法，以及，一种差分存储NAND Flash存储器写操作的装置。
【背景技术】
[0002]EEPROM (Electrically Erasable Programmable Read-Only Memory,电可擦可编程只读存储器)，一种掉电后数据不丢失的存储芯片。EEPROM可以在电脑上或专用设备上擦除已有信息，重新编程。参照图1，所示为一种传统的EEPROM架构示意图，每一个存储单元有一个浮动栅极(Floating gate cell),以及一个常规NMOS器件(金属-氧化物-半导体)构成，并且每一个存储单元需要一个门极(contact)将存储单元(cell)的漏极(drain)引到位线(BL)上,这样一方面单位存储成本相比Flash存储器要高一个数量级,并且很难推进到更先进的工艺节点。这样导致单位存储单元的成本较高，并且不容易得到更高的集成度，增加达到更大容量的产品的成本和难度。EEPROM作为早期出现的一种半导体存储器，在电子系统中有着广泛的应用。但是为了达到其独特的独立位的操作特性，这种架构单位成本相较与一种广泛应用的非挥发性半导体存储器Flash要大至少一个数量级。这种高单位成本一直制约着EEPROM的应用市场。
[0003]NAND Flash内存是Flash内存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。参照图2，所示为NAND Flash工艺架构示意图，NAND Flash的工艺架构为数个存储单元(如16/32/64个存储单元)串联起来，然后通过一个漏极端选通管(DSG)和一个源极端选通管(SSG)控制选通或断开。NAND Flash的架构的优势是能够推进到更先进的工艺节点，比如现在已经到30nm以下。NAND Flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。但是NAND Flash相对于EEPROM可靠性较差。
[0004]因此，本领域技术人员迫切需要解决的问题之一在于，提出了一种利用现有NAND工艺实现低成本可靠性高的EEPROM方案，通过优化算法提高了可靠性，保持EEPROM的特性。相比传统的EEPR0M，成本大大降低。
【发明内容】
[0005]本申请所要解决的技术问题是提供一种差分存储NAND Flash存储器写操作方法，以及，一种差分存储NAND Flash存储器写操作方法的装置，用以提高所述NAND Flash写操作的可靠性，降低单位成本。
[0006]为了解决上述问题，本申请公开了一种差分存储NAND Flash存储器写操作的方法，所述存储器包括存储阵列；所述方法包括:
[0007]接收写操作指令，所述写操作指令包括目标数据和目标地址；
[0008]根据所述目标地址将需要执行写操作的page数据读取到缓存器中；[0009]将所述目标数据和page数据更新生成目标page数据；
[0010]对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
[0011]优选地，所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。
[0012]优选地，所述的方法还包括:
[0013]用相邻的两个存储单元生成存储位，所述存储位存储I比特数据。
[0014]优选地，所述根据目标地址将需要执行写操作的page数据读取到缓存器中的步骤包括:
[0015]根据目标地址在所述存储阵列中查询，获取对应数据；
[0016]将所述对应数据的page数据读取到缓存器中。
[0017]优选地，所述将目标数据和page数据更新生成目标page数据的步骤包括:
[0018]将所述目标数据替换所述对应数据；
[0019]所述page数据中的非对应数据保留不变。
[0020]优选地，所述相邻的两个存储单元包括:
[0021]位线方向相邻的两个存储单元；
[0022]字线方向相邻的两个存储单元；
[0023]位线与字线对角线方向相邻的两个存储单元。
[0024]本申请实施例还公开了一种差分存储NAND Flash存储器写操作的装置，所述存储器包括存储阵列；所述装置包括:
[0025]写指令接收模块，用于接收写操作指令，所述写操作指令包括目标数据和目标地址；
[0026]Page数据读取模块，用于根据所述目标地址将需要执行写操作的page数据读取到缓存器中；
[0027]目标数据生成模块，用于将所述目标数据和page数据更新生成目标page数据；
[0028]目标page数据存储模块，用于对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
[0029]优选地，所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。
[0030]优选地，所述的装置还包括:
[0031]存储位生成模块，用于将相邻的两个存储单元生成存储位，所述存储位存储I比特数据。
[0032]优选地，所述根据数据读取模块包括:
[0033]对应数据获取子模块，用于根据目标地址在所述存储阵列中查询，获取对应数据；
[0034]对应数据读取子模块，用于将所述对应数据的page数据读取到缓存器中。
[0035]优选地，所述目标数据生成模块包括:[0036]对应数据替换子模块，用于将所述目标数据替换所述对应数据；
[0037]非对应数据保留子模块，用于所述page数据中的非对应数据保留不变。
[0038]优选地，所述相邻的两个存储单元包括:
[0039]位线方向相邻的两个存储单元；
[0040]字线方向相邻的两个存储单元；
[0041]位线与字线对角线方向相邻的两个存储单元。
[0042]与现有技术相比，本申请包括以下优点:
[0043]本申请通过写操作指令中的目标地址获取NAND Flash的存储阵列对应地址中的对应数据，根据对应数据获取对应数据所属的page数据，读取page数据到缓存器，在缓存器中用写操作指令中的目标数据替换对应数据，更新page数据生成目标page数据。再擦除存储阵列中的page数据，将目标page数据编写到存储阵列。同时使用相邻的两个存储单元表征一比特数据，即采用两个存储单元的阈值电压差表征一比特数据，能够增加数据存储和处理的准确性，也使数据被保持的能力大幅度提高，也可以提高可靠性。
【专利附图】
【附图说明】
[0044]图1是一种传统的EEPROM存储阵列部分架构的示意图；
[0045]图2是NAND Flash存储阵列部分架构的示意图；
[0046]图3是本申请一种差分存储NAND Flash存储器写操作的方法实施例1的流程图；
[0047]图4是本申请一种差分存储NAND Flash存储器写操作的方法实施例2的流程图；
[0048]图5是本申请NAND Flash存储块架构的示意图；
[0049]图6是本申请一种差分存储NAND Flash存储器写操作的装置实施例1的结构框图；
[0050]图7是本申请一种差分存储NAND Flash存储器写操作的装置实施例2的结构框图。
【具体实施方式】
[0051]为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本申请作进一步详细的说明。
[0052]本申请实施例的核心构思之一在于，通过写操作指令中的目标地址获取NANDFlash的存储阵列对应地址中的对应数据，根据对应数据获取对应数据所属的page数据，读取page数据到缓存器，在缓存器中用写操作指令中的目标数据替换对应数据，更新page数据生成目标page数据。再擦除存储阵列中的page数据，将目标page数据编写到存储阵列，采用两个存储单元之间的差异来存储一比特的数据。
[0053]参照图3，示出了本申请一种差分存储NAND Flash存储器写操作的方法的流程图，所述存储器包括存储阵列；所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线；所述方法具体可以包括以下步骤:
[0054]步骤101，接收写操作指令，所述写操作指令包括目标数据和目标地址；
[0055]在具体实现中，目标数据是需要更新到存储阵列中的数据，目标数据将写入存储阵列中目标位置。目标位置可以已存储数据，也可以为空，两者都要涉及存储逻辑值的变化。
[0056]步骤102，根据所述目标地址将需要执行写操作的page数据读取到缓存器中；
[0057]接收到写指令后，自动把需要操作的page数据读取到缓存器中，Page是实现写数据的基本单位，通常有256byte或以上数据组成。
[0058]在本申请的一种优选实施例中，所述步骤102具体可以包括以下子步骤:
[0059]子步骤S11，根据目标地址在所述存储阵列中查询，获取对应数据；
[0060]子步骤S12，将所述对应数据的page数据读取到缓存器中。
[0061]在具体实现中，NAND Flash的特性决定了存储的数据，若其中的一个比特数据要进行修改，那么需要将对应数据所属的整个page数据读取到缓存中。
[0062]步骤103，将所述目标数据和page数据更新生成目标page数据；
[0063]将写指令中的数据进行更新为新的page数据，page数据中没有被更新到的数据保留不变。
[0064]在本申请的一种优选实施例中，所述步骤103具体可以包括以下步骤:
[0065]子步骤S21，将所述目标数据替换所述对应数据；
[0066]子步骤S22，所述page数据中的非对应数据保留不变。
[0067]在具体实现中，将page数据读取到缓存后，将目标数据替换在page数据中对应目标地址的数据,保留其他数据,将整个page数据更新为目标page数据。比如page数据大小为256byte，用户可能只需要修改其中的128byte，而剩余的128byte数据保持不变，这些128byte数据则没有被更新。
[0068]步骤104，对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
[0069]进行page数据擦除操作时，NAND Flash的这种结构可以通过控制字线电压不同来选择性进行page数据擦除。进行page数据擦除操作时，选中的字线电压可以为0V，非选中字线为高压比如24V。
[0070]在具体实现中，Page数据擦除操作完成后，把缓存器中更新的page数据通过重新编写写到存储阵列中。在通常的NAND Flash工艺下，整个操作可以在IOms以内完成，满足EEPROM的写操作的性能。
[0071]参照图4，示出了一种差分存储NAND Flash存储器写操作的方法实施例2的流程图，所述存储器包括存储阵列；所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。具体可以包括以下步骤:
[0072]步骤201、接收写操作指令，所述写操作指令中包括目标数据和目标地址；
[0073]步骤202、根据所述目标地址将需要执行写操作的page数据读取到缓存器中；
[0074]步骤203、将所述目标数据和page数据更新生成目标page数据；
[0075]步骤204、对存储所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中；
[0076]步骤205，用相邻的两个存储单元生成存储位，所述存储位存储I比特数据。
[0077]在本申请的一种优选实施例中，所述相邻的两个存储单元具体可以进包括:[0078]位线方向相邻的两个存储单元；
[0079]字线方向相邻的两个存储单元；
[0080]位线与字线对角线方向相邻的两个存储单元。
[0081]相比传统的EEPROM，NAND Flash的可靠性要差。为了解决可靠性问题，使用差分存储结构。在这种技术下采用两个存储单元之间的差异来存储一个位的数据。相邻存储单元之间保持相对稳定，不容易出现两个存储单元的阈值向相反方向漂移。相比传统的单存储单元结构，差分结构的读放精度大大提高。这样不仅能够大幅度提高可靠性，另一方面读出速度也大幅度提高。
[0082]参照图5，所示为本申请NAND Flash存储块的架构示意图，用相邻的两个存储单元存储I比特数据。图中所示wordline为字线，BL-O以及BL-E为位线，对于共同存储I比特数据的两个存储单元，推荐但不限于如下关系:
[0083]1、位线方向相邻的两个存储单元；
[0084]2、字线方向相邻的两个存储单元；
[0085]3、位线与字线对角线方向相邻的两个存储单元。
[0086]为了方便本领域技术人员更好地理解本申请，以下通过一个完整示例更进一步说明本申请:
[0087]1、接收写操作指令，所述写操作指令中包括目标数据A和目标地址1000323。
[0088]2、根据所述目标地址1000323在存储阵列1000中查询目标地址1000323，获取目标地址1000323中存储的对应数据B。查找得到对应数据B所属的page数据SH1，从存储阵列中将page数据SHl读取到缓存器中。
[0089]3、将目标数据A替换对应数据B，page数据SHl中其他数据保留不变；将目标数据A和page数据SHl中其他数据更新生成目标page数据SH2。
[0090]4、对存储page数据SHl的存储阵列部分进行擦除，然后将目标page数据SH2编写到对应存储阵列中。
[0091]5、将同一字线的存储单元两两并联，生成存储位；将一比特数据存储在一个存储位中。
[0092]需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本申请所必须的。
[0093]参照图6，所示为本申请一种差分存储NAND Flash存储器写操作的装置实施例1的结构框图，所述存储器包括存储阵列；所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线；所述装置具体可以包括以下模块:
[0094]写指令接收模块301，用于接收写操作指令，所述写操作指令包括目标数据和目标地址；
[0095]Page数据读取模块302，用于根据所述目标地址将需要执行写操作的page数据读取到缓存器中；
[0096]在本申请的一种优选实施例中，数据读取模块302具体可以包括以下子模块:[0097]对应数据获取子模块，用于根据目标地址在所述存储阵列中查询，获取对应数据；
[0098]对应数据读取子模块，用于将所述对应数据的page数据读取到缓存器中。
[0099]目标数据生成模块303，用于将所述目标数据和page数据更新生成目标page数据；
[0100]在本申请的一种优选实施例中，所述目标数据生成模块303具体可以包括以下子模块:
[0101]对应数据替换子模块，用于将所述目标数据替换所述对应数据；
[0102]非对应数据保留子模块，用于所述page数据中的非对应数据保留不变。
[0103]目标page数据存储模块304，用于对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
[0104]对于图6所示的装置实施例而言，由于其与图3所示的方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
[0105]参照图7，所示为本申请一种差分存储NAND Flash存储器写操作的装置实施例2的结构框图，所述存储器包括存储阵列；所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线；所述装置具体可以包括以下模块:
[0106]写指令接收模块401，用于接收写操作指令，所述写操作指令包括目标数据和目标地址；
[0107]Page数据读取模块402，用于根据所述目标地址将需要执行写操作的page数据读取到缓存器中；
[0108]目标数据生成模块403，用于将所述目标数据和page数据更新生成目标page数据；
[0109]目标page数据存储模块404，用于对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中；
[0110]存储位生成模块405，用于将相邻的两个存储单元生成存储位，所述存储位存储I比特数据。
[0111]在本申请的一种优选实施例中，所述相邻的两个存储单元包括:
[0112]位线方向相邻的两个存储单元；
[0113]字线方向相邻的两个存储单元；
[0114]位线与字线对角线方向相邻的两个存储单元。
[0115]对于图7所示的装置实施例而言，由于其与图4所示的方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
[0116]本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
[0117]本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
[0118]本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
[0119]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
[0120]这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
[0121]尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
[0122]最后，还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设
备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不
排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0123]以上对本申请所提供的一种遥感影像数据的写入方法和装置，遥感影像数据的读取方法和装置，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
[0124]以上对本申请所提供的一种差分存储NAND Flash存储器写操作方法和装置，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
【权利要求】
1.一种差分存储NAND Flash存储器写操作的方法，其特征在于，所述存储器包括存储阵列；所述方法包括: 接收写操作指令，所述写操作指令包括目标数据和目标地址； 根据所述目标地址将需要执行写操作的page数据读取到缓存器中； 将所述目标数据和page数据更新生成目标page数据； 对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
2.根据权利要求1所述的方法，其特征在于，所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。
3.根据权利要求1或2所述的方法，其特征在于，所述的方法还包括: 用相邻的两个存储单元生成存储位，所述存储位存储I比特数据。
4.根据权利要求1所述的方法，其特征在于，所述根据目标地址将需要执行写操作的page数据读取到缓存器中的步骤包括: 根据目标地址在所述存储阵列中查询，获取对应数据； 将所述对应数据的page数据读取到缓存器中。
5.如权利要求1或4所述的方法，其特征在于，所述将目标数据和page数据更新生成目标page数据的步骤包括`: 将所述目标数据替换所述对应数据； 所述page数据中的非对应数据保留不变。
6.如权利要求3所述的方法，其特征在于，所述相邻的两个存储单元包括: 位线方向相邻的两个存储单元； 字线方向相邻的两个存储单元； 位线与字线对角线方向相邻的两个存储单元。
7.一种差分存储NAND Flash存储器写操作的装置，其特征在于，所述存储器包括存储阵列；所述装置包括: 写指令接收模块，用于接收写操作指令，所述写操作指令包括目标数据和目标地址；Page数据读取模块，用于根据所述目标地址将需要执行写操作的page数据读取到缓存器中； 目标数据生成模块，用于将所述目标数据和page数据更新生成目标page数据； 目标page数据存储模块，用于对所述page数据所在的存储阵列进行擦除，将目标page数据编写到所述存储阵列中。
8.根据权利要求7所述的装置，其特征在于，所述存储阵列中包括若干存储块，所述存储块中包括若干存储单元、一个源极选通管和一个漏极选通管；其中，一个存储块对应一个位线，一个存储单元对应一个字线。
9.根据权利要求7或8所述的装置，其特征在于，所述的装置还包括: 存储位生成模块，用于将相邻的两个存储单元生成存储位，所述存储位存储I比特数据。
10.根据权利要求7所述的装置，其特征在于，所述根据数据读取模块包括: 对应数据获取子模块，用于根据目标地址在所述存储阵列中查询，获取对应数据；对应数据读取子模块，用于将所述对应数据的page数据读取到缓存器中。
11.如权利要求7或10所述的装置，其特征在于，所述目标数据生成模块包括:对应数据替换子模块，用于将所述目标数据替换所述对应数据；非对应数据保留子模块，用于所述page数据中的非对应数据保留不变。
12.如权利要求9所述的装置，其特征在于，所述相邻的两个存储单元包括:位线方向相邻的两个存储单元；字线方向相邻的两个存储单元；位线与字线对角线方向相邻的两个`存储单元。
【文档编号】G11C16/02GK103680610SQ201210322631
【公开日】2014年3月26日 申请日期:2012年9月3日 优先权日:2012年9月3日
【发明者】舒清明, 苏志强 申请人:北京兆易创新科技股份有限公司