闪存的位线选择管电路的制作方法
【专利摘要】本发明公开了一种闪存的位线选择管电路，包括：第一PMOS管，第二NMOS管，第三NMOS管，第四NMOS管；第一PMOS管的源极接电源电压，第一PMOS管的漏极接第二NMOS管的漏极，第二NMOS管的源极、第三NMOS管的栅极和第四NMOS管的漏极连接在一起，第四NMOS管的源极接地，第一PMOS管和第四NMOS管的栅极都接位线选择信号，第二NMOS管的栅极连接电源电压；第三NMOS管的漏极连接位线电压源，源极连接位线。本发明使得闪存在读操作时不用启动电荷泵就能在位线的传输管栅极上产生一个比电源电压高的电压，节省了电荷泵这部分的功耗，让闪存能够满足非接触应用下的读功耗要求。
【专利说明】闪存的位线选择管电路
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种闪存(flash)的位线选择管电路。
【背景技术】
[0002]Flash的存储单元为非挥发性存储器(non-volatile memory,NVM),对NVM进行读操作时，需要采用位线选择管电路传输IV左右的电压到位线上，位线选择管电路中的选择管直接和位线相连，这样选择管在擦写操作时需要承受高压，所以必须选用耐高压的N型MOS管作为选择管。然而由于耐高压的MOS管通常阈值电压(Vt)也会比普通的MOS管高，耐高压的MOS管的Vt大约为0.9V，所以为了传输IV的电压到位线上，就必须在这个MOS管的栅极加上至少1.9V的电压。而Flash的电源电压为1.8V，不能满足这个电压的要求，通常我们在读操作时会使用电荷泵来产生这个电压。但是，在非接触式的应用中，对读操作的功耗要求特别高，此时如果启动电荷泵则会无法达到客户对功耗的要求。
[0003]如图1所示，是现有闪存的位线选择管电路图，包括NMOS管MlOl和M102，其中NMOS管MlOl的漏极连接位线电压源cl，NMOS管MlOl的源极连接NMOS管M102的漏极，NMOS管M102的源极连接到位线BL，NMOS管MlOl的栅极连接位线选择信号Ysel，NMOS管M102的栅极连接由电荷泵103输出的电压。
[0004]NMOS管MlOl的阈值电压具有较低值，由于电源电压为1.8V，故位线选择信号Ysel的高电平为1.8V，在位线选择信号Ysel为高电平时NMOS管MlOl导通并将位线电压源cl的电压传输到NMOS管M102的漏极。在读操作时位线电压源cl的大小为IV，而由于NMOS管MlOl具有较低的阈值电压，故NMOS管MlOl不会影响到位线电压源cl的IV电压的传输，NMOS管MlOl只起选择作用并为位线选择管。
[0005]NMOS管M102作为电压传输管并用于将位线电压源的电压传输到位线上，NMOS管M102的源极之间和位线BL相连，在闪存的存储单元进行擦写操作时，位线BL上会有较高的电压，故要求NMOS管M102具有较高的耐压能力，耐压能力的提高阈值电压一般也会提高，为了将IV的电压由NMOS管M102的漏极传输到源极，NMOS管M102的栅极电压要求大于IV加上NMOS管M102的阈值电压，而NMOS管M102的阈值电压一般为0.9V左右，故NMOS管M102的栅极电压要大于1.9V时才能实现位线电位的传输。由于Flash的电源电压为1.8V,故为了得到1.9V的栅极电压，现有技术中是通过一电荷泵103来为NMOS管M102的栅极提供大于1.9V的电压,这样才能在NMOS管M102的栅极产生一个稳定的高压,从而将电压传输到位线BL。现有技术的缺点在于电荷泵103的工作需要消耗很大一部分的功耗，而在非接触式的应用中，对读功耗的要求比较高，如果此时的电荷泵103是处于工作的状态，那么功耗就不能满足设计要求。
【发明内容】
[0006]本发明所要解决的技术问题是提供一种闪存的位线选择管电路，使得闪存在进行读操作时不用启动电荷泵就能在位线的传输管栅极上产生一个比电源电压高的电压，能节省电荷泵这部分的功耗，让闪存能够满足非接触应用下的读功耗要求。
[0007]为解决上述技术问题，本发明提供的闪存的位线选择管电路为闪存的存储单元的位线提供电压，所述位线选择管电路包括:第一 PMOS管，第二 NMOS管，第三NMOS管，第四NMOS 管。
[0008]所述第一 PMOS管的源极接电源电压,所述第一 PMOS管的漏极接所述第二 NMOS管的漏极，所述第二 NMOS管的源极、所述第三NMOS管的栅极和所述第四NMOS管的漏极连接在一起，所述第四NMOS管的源极接地，所述第一 PMOS管和所述第四NMOS管的栅极都接位线选择信号，所述第二 NMOS管的栅极连接所述电源电压。
[0009]所述第三NMOS管为位线电压传输管，所述第三NMOS管的漏极连接位线电压源，所述第三NMOS管的源极连接所述闪存的存储单元的位线，所述第三NMOS管接通时从所述位线电压源将位线电压传输到所述位线。
[0010]所述第三NMOS管的耐压能力高于所述闪存的存储单元在擦或写操作时加在所述位线上的电压，所述第一 PMOS管、所述第三NMOS管和所述第四NMOS管的阈值电压的绝对值大于0.8V，所述第二 NMOS管的阈值电压的绝对值小于0.7V。
[0011]在所述闪存的存储单元的读操作时，所述位线电压源提供读电压，所述位线选择信号为低电平时，所述第一 PMOS管导通，所述第四NMOS管断开，所述第三NMOS管的栅极连接到所述电源电压，所述第三NMOS管的栅极电压由所述电源电压加上栅漏耦合电压决定，所述栅漏耦合电压为所述位线电压源通过所述第三NMOS管的栅漏电容耦合到所述第三NMOS管的栅极的电压，所述第三NMOS管的栅极电压大于所述读电压加上所述第三NMOS管的阈值电压时所述第三NMOS管将所述读电压传输到所述位线。
[0012]进一步的改进是，所述电源电压为1.8V，所述第三NMOS管的阈值电压为0.9V，所述读电压为IV。
[0013]本发明能在闪存进行读操作时实现位线电压传输管的栅极电压自举，即使得闪存在进行读操作时不用启动电荷泵就能在位线的传输管栅极上产生一个比电源电压高的电压，节省了电荷泵这部分的功耗，让闪存能够满足非接触应用下的读功耗要求。
【专利附图】
【附图说明】
[0014]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0015]图1是现有闪存的位线选择管电路图；
[0016]图2是本发明实施例闪存的位线选择管电路图；
[0017]图3是本发明实施例读操作时的第三NMOS管的栅极电压自举仿真图。
【具体实施方式】
[0018]如图2所示，是本发明实施例闪存的位线选择管电路图；本发明实施例闪存的位线选择管电路为闪存的存储单元的位线BL提供电压，所述位线选择管电路包括:第一 PMOS管Ml，第二 NMOS管M2，第三NMOS管M3，第四NMOS管M4。
[0019]所述第一 PMOS管Ml的源极接电源电压vpwr，所述第一 PMOS管Ml的漏极接所述第二 NMOS管M2的漏极，所述第二 NMOS管M2的源极、所述第三NMOS管M3的栅极和所述第四NMOS管M4的漏极连接在一起并都连接在端口 boost，所述第四NMOS管M4的源极接地，所述第一 PMOS管Ml和所述第四NMOS管M4的栅极都接位线选择信号YseIb，所述第二 NMOS管M2的栅极连接所述电源电压vpwr。
[0020]所述第三NMOS管M3为位线电压传输管，所述第三NMOS管M3的漏极连接位线电压源Cl，所述第三NMOS管M3的源极连接所述闪存的存储单元的位线BL，所述第三NMOS管M3接通时从所述位线电压源Cl将位线电压传输到所述位线BL。
[0021]所述第三NMOS管M3的耐压能力高于所述闪存的存储单元在擦或写操作时加在所述位线BL上的电压，一般耐压能力高的晶体管的阈值电压也高。所述第一 PMOS管Ml、所述第三NMOS管M3和所述第四NMOS管M4的阈值电压的绝对值大于0.8V，所述第二 NMOS管M2的阈值电压的绝对值小于0.7V。
[0022]在所述闪存的存储单元的读操作时，所述位线电压源Cl提供读电压，所述位线选择信号Yselb为低电平时，所述第一 PMOS管Ml导通，所述第四NMOS管M4断开，所述第二NMOS管M2具有较小的阈值电并作为实现电源电压vpwr传输的传输管，所述第三NMOS管M3的栅极连接到所述电源电压vpwr，所述第三NMOS管M3的栅极电压由所述电源电压vpwr加上栅漏耦合电压决定，所述栅漏耦合电压为所述位线电压源Cl通过所述第三NMOS管M3的栅漏电容耦合到所述第三NMOS管M3的栅极的电压，所述第三NMOS管M3的栅极电压大于所述读电压加上所述第三NMOS管M3的阈值电压时所述第三NMOS管M3将所述读电压传输到所述位线。
[0023]所述位线选择信号Yselb为高电平时，所述第一 PMOS管Ml断开，所述第四NMOS管M4接通,所述端口 boost的电压为O,所述第三NMOS管未被选中。
[0024]在本发明实施例中，所述电源电压vpwr为1.8V，所述第三NMOS管M3的阈值电压为0.9V，所述读电压为IV。
[0025]如图3是本发明实施例读操作时的第三NMOS管M3的栅极电压自举仿真图，自举过程为:对于选中的位线BL，所述位线电压源Cl的电压在短时间内从OV抬升到IV左右，由于所述第三NMOS管M3的栅漏电容的耦合的作用，所述位线电压源Cl的电压耦合到所述第三NMOS管M3的栅极的栅漏耦合电压约为0.4V，即所述第三NMOS管M3的栅极的最终电压为电源电压加上0.4V，能够达到2V以上，从而使得所述第三NMOS管M3能正常导通。
[0026]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种闪存的位线选择管电路，位线选择管电路为闪存的存储单元的位线提供电压，其特征在于，所述位线选择管电路包括:第一 PMOS管，第二 NMOS管，第三NMOS管，第四NMOS管； 所述第一 PMOS管的源极接电源电压，所述第一 PMOS管的漏极接所述第二 NMOS管的漏极，所述第二 NMOS管的源极、所述第三NMOS管的栅极和所述第四NMOS管的漏极连接在一起，所述第四NMOS管的源极接地，所述第一 PMOS管和所述第四NMOS管的栅极都接位线选择信号，所述第二 NMOS管的栅极连接所述电源电压； 所述第三NMOS管为位线电压传输管，所述第三NMOS管的漏极连接位线电压源，所述第三NMOS管的源极连接所述闪存的存储单元的位线，所述第三NMOS管接通时从所述位线电压源将位线电压传输到所述位线； 所述第三NMOS管的耐压能力高于所述闪存的存储单元在擦或写操作时加在所述位线上的电压，所述第一 PMOS管、所述第三NMOS管和所述第四NMOS管的阈值电压的绝对值大于0.8V，所述第二 NMOS管的阈值电压的绝对值小于0.7V ； 在所述闪存的存储单元的读操作时，所述位线电压源提供读电压，所述位线选择信号为低电平时，所述第一 PMOS管导通，所述第四NMOS管断开，所述第三NMOS管的栅极连接到所述电源电压，所述第三NMOS管的栅极电压由所述电源电压加上栅漏耦合电压决定，所述栅漏耦合电压为所述位线电压源通过所述第三NMOS管的栅漏电容耦合到所述第三NMOS管的栅极的电压，所述第三NMOS管的栅极电压大于所述读电压加上所述第三NMOS管的阈值电压时所述第三NMOS管将所述读电压传输到所述位线。
2.如权利要求1所述闪存的位线选择管电路，其特征在于:所述电源电压为1.8V，所述第三NMOS管的阈值电压为0.9V，所述读电压为IV。
【文档编号】G11C16/24GK104299651SQ201310299177
【公开日】2015年1月21日 申请日期:2013年7月16日 优先权日:2013年7月16日
【发明者】刘芳芳, 赵艳丽, 沈文超 申请人:上海华虹宏力半导体制造有限公司