数据储存装置及其错误校正方法以及数据读取方法

数据储存装置及其错误校正方法以及数据读取方法
【专利摘要】本发明提供一种数据储存装置及其错误校正方法以及数据读取方法。该数据储存装置包括一快闪存储器以及一控制器。快闪存储器用以操作于一单阶储存单元模式以及一非单阶储存单元模式。控制器用以在单阶储存单元模式下，根据一主机的一读取命令对快闪存储器中相应于一第一字符线的一页面进行一第一次读取动作，并且当第一次读取动作读取相应于第一字符线的页面发生无法借由编解码进行修复的错误时，用以执行一校正电压分布程序，其中在校正电压分布程序中，控制器致使快闪存储器切换至非单阶储存单元模式，并且在非单阶储存单元模式下，将一数字逻辑1写入相应于第一字符线的一最高有效比特页面，以校正相应于第一字符线的存储器储存单元的电压分布。
【专利说明】数据储存装置及其错误校正方法以及数据读取方法

【技术领域】
[0001] 本发明是关于一种数据储存装置的错误校正方法；特别是关于一种校正电压分布 的错误校正方法。

【背景技术】
[0002] 快闪存储器为一种普遍的非挥发性数据储存媒体，是以电性方式抹除与程序化。 以与非门型的快闪存储器（即NAND FLASH)为例，常用作存储卡（memory card)、通用序列 总线闪存装置（USB flash device)、固态硬盘（SSD)、嵌入式快闪存储器模块（eMMC)…等的 储存媒体。
[0003] 快闪存储器（如，NAND FLASH)的储存阵列包括多个区块（blocks)，而各区块包括 多个页（pages)。由于快闪存储器的存取过程中可能会发生数据内容的错误，所以目前在存 入数据时是将原始的数据进行编码以及产生对应的校验码后，再储存编码后的数据及校验 码至快闪存储器中，而数据读取时则将编码的数据及校验码读出，再解码所读出的编码数 据来得到原先的数据。编/解码操作虽然能够进行除错，然而更正能力仍是有个上限。而 当发生超过一定程度以上的错误时，快闪存储器控制器在执行完解码操作后将发现无法对 编码数据进行有效解码，即发生无法完全更正成原始数据，而造成数据毁损的情况。


【发明内容】

[0004] 本发明所提供的数据储存装置以及错误校正方法可借由校正电压分布程序，以非 单阶储存单元模式校正目标页面的电压分布。另外，重复读取程序可对目标页面进行重复 读取，以根据不同的读取电压读取目标页面的数据。
[0005] 本发明提供一种数据储存装置。数据储存装置包括一快闪存储器以及一控制器。 快闪存储器用以操作于一单阶储存单元模式以及一非单阶储存单元模式。控制器用以在单 阶储存单元模式下，根据一主机的一读取命令对快闪存储器中相应于一第一字符线的一页 面进行一第一次读取动作，并且当第一次读取动作读取相应于第一字符线的页面发生无法 借由编解码进行修复的错误时，用以执行一校正电压分布程序，其中在校正电压分布程序 中，控制器致使快闪存储器切换至非单阶储存单元模式，并且在非单阶储存单元模式下，将 一数字逻辑1写入相应于第一字符线的一最高有效比特页面，以校正相应于第一字符线的 存储器储存单元的电压分布。在本发明的一实施例中，非单阶储存单元模式为一二阶储存 单元模式。
[0006] 当非单阶储存单元模式为二阶储存单元模式时，控制器更用以在校正电压分布程 序中，在数字逻辑1写入最高有效比特页面后，致使快闪存储器回复至单阶储存单元模式， 并且在单阶储存单元模式下，再对相应于第一字符线的页面进行一第二次读取动作。当第 二次读取动作读取相应于第一字符线的页面发生无法借由编解码进行修复的错误时，控制 器将相应于第一字符线的页面标记为一损坏页面。
[0007] 在本发明的另一实施例中，非单阶储存单元模式为一三阶储存单元模式。当非单 阶储存单元模式为三阶储存单元模式时，控制器更用以在校正电压分布程序中，在三阶储 存单元模式下，将一数字逻辑1写入相应于第一字符线的一中央有效比特页面，以校正相 应于第一字符线的存储器储存单元的电压分布。控制器更用以在校正电压分布程序中，在 数字逻辑1写入最高有效比特页面以及中央有效比特页面后，致使快闪存储器回复至单阶 储存单元模式，并且在单阶储存单元模式下，再对相应于第一字符线的页面进行一第二次 读取动作。当第二次读取动作读取相应于第一字符线的页面发生无法借由编解码进行修复 的错误时，控制器将相应于第一字符线的页面标记为一损坏页面。
[0008] 在本发明的又另一实施例中，当第一次读取动作读取相应于第一字符线的页面发 生无法借由编解码进行修复的错误时，控制器更用以在校正电压分布程序前执行一重复读 取程序，其中在重复读取程序中，控制器用以根据一重复读取表，对快闪存储器中的一寄存 器进行一电压设定动作，以将寄存器中的数值，作为快闪存储器的读取电压。
[0009] 本发明亦提供一种错误校正方法，适用于一数据储存装置。数据储存装置包含一 快闪存储器用以操作于一单阶储存单元模式以及一非单阶储存单元模式。错误校正方法包 括：根据一主机的一读取命令对快闪存储器中相应于一第一字符线的一页面进行一第一次 读取动作；判断第一次读取动作读取第一页面时，是否发生无法借由编解码进行修复的错 误；以及当第一次读取动作读取相应于第一字符线的页面发生无法借由编解码进行修复的 错误时，执行一校正电压分布程序。校正电压分布程序包括：致使快闪存储器切换至非单阶 储存单元模式；以及在非单阶储存单元模式下，将一数字逻辑1写入相应于第一字符线的 一最高有效比特页面，以校正相应于第一字符线的存储器储存单元的电压分布。
[0010] 在本发明的一实施例中，非单阶储存单元模式为一二阶储存单元模式。在二阶储 存单元模式中，校正电压分布程序的步骤更包括：在数字逻辑1写入最高有效比特页面后， 致使快闪存储器回复至单阶储存单元模式；在单阶储存单元模式下，再对相应于第一字符 线的页面进行一第二次读取动作；当第二次读取动作读取相应于第一字符线的页面发生无 法借由编解码进行修复的错误时，将相应于第一字符线的页面标记为一损坏页面。
[0011] 在本发明的另一实施例中，非单阶储存单元模式为一三阶储存单元模式。在非单 阶储存单元模式中校正电压分布程序的步骤更包括在三阶储存单元模式下，将一数字逻辑 1写入相应于第一字符线的一中央有效比特页面，以校正相应于第一字符线的存储器储存 单元的电压分布；在数字逻辑1写入最高有效比特页面以及中央有效比特页面后，致使快 闪存储器回复至单阶储存单元模式；在单阶储存单元模式下，再对相应于第一字符线的页 面进行一第二次读取动作；以及当第二次读取动作读取相应于第一字符线的页面发生无法 借由编解码进行修复的错误时，将相应于第一字符线的页面标记为一损坏页面。
[0012] 另外，当第一次读取动作读取相应于第一字符线的页面发生无法借由编解码进 行修复的错误时，本发明的一实施例更用以在校正电压分布程序前执行一重复读取程序， 其中重复读取程序包括根据一重复读取表，对快闪存储器中的一寄存器进行一电压设定动 作，以将寄存器中的数值，作为快闪存储器的读取电压。
[0013] 本发明亦提供一种数据读取方法，适用于一数据储存装置，其中数据储存装置包 含一快闪存储器用以操作于一单阶储存单元模式以及一多阶储存单元模式，数据读取方法 包括：在单阶储存单元模式下，根据一主机的一读取命令对快闪存储器中相应于一第一字 符线的一页面进行一第一次读取动作以获取一第一数据；当第一数据发生无法修复的错误 时，致使快闪存储器切换至多阶储存单元模式；在多阶储存单元模式下，将一预设数据写入 相应于第一字符线的一最高有效比特页面；致使快闪存储器切换至单阶储存单元模式；以 及再次读取第一字符线的页面以获取一第二数据。
[0014] 本发明亦提供一种数据读取方法，适用于一数据储存装置，其中数据储存装置包 含一快闪存储器用以操作于一单阶储存单元模式以及一多阶储存单元模式。数据读取方法 包括：根据一主机的一读取命令对快闪存储器中相应于一第一字符线的一页面进行单阶储 存单元模式的一第一次读取动作以获取一第一数据；当第一数据发生无法修复的错误时， 将一预设数据以多阶储存单元模式写入相应于第一字符线的一最高有效比特页面；以单阶 储存单元模式读取第一字符线的页面以获取一第二数据；以及当第二数据无错误或错误可 更正时，将第二数据传送予主机。

【专利附图】

【附图说明】
[0015] 图1是本发明的一种实施例的电子系统的方块图。
[0016] 图2是本发明的快闪存储器操作于一单阶储存单元模式下，页面与字符线的对应 关系表。
[0017] 图3是本发明的快闪存储器操作于一二阶储存单元模式下，页面与字符线的对应 关系表。
[0018] 图4是本发明的快闪存储器操作于一三阶储存单元模式下，页面与字符线的对应 关系表。
[0019] 图5是本发明的一种实施例的错误校正方法的流程图。
[0020] 图6A-6B是本发明的另一种实施例的错误校正方法的流程图。
[0021] 图7是本发明的另一种实施例的错误校正方法的流程图。
[0022] 图8A-8B是本发明的另一种实施例的错误校正方法的流程图。
[0023] 图9是本发明的一种实施例的数据读取方法的流程图。
[0024] 图10是本发明的另一种实施例的数据读取方法的流程图。
[0025] 图11是目标页面未经由本发明所揭露的错误校正方法读取前的错误率模拟图。
[0026] 图12是目标页面经由本发明所揭露的错误校正方法读取后的错误率模拟图。 [0027]【附图标记说明】
[0028] 100电子系统；
[0029] 120 主机；
[0030] 140数据储存装置；
[0031] 160 控制器；
[0032] 162运算单元；
[0033] 164永久存储器；
[0034] 180快闪存储器；
[0035] 1102、1104、1202、1204 曲线；
[0036] S500-S516、S600-S624、S700-S716、S800-S824、S900-S910 步骤。

【具体实施方式】
[0037] 以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发 明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说 明本发明的装置及使用方法，但非用于限定本发明的范围。
[0038] 图1是本发明的一种实施例的电子系统的方块图。电子系统100包括一主机120 以及一数据储存装置140。数据储存装置140包括一快闪存储器180以及一控制器160,且 可根据主机110所下达的命令操作。控制器160包括一运算单元162以及一永久存储器 (如，只读存储器ROM) 164。永久存储器164与所载的程序码、数据组成固件（firmware)，由 运算单元162执行，使控制器160基于该固件控制该快闪存储器180。快闪存储器180包括 多个页面以及多个字符线与多个比特线，其中每一字符线用以控制至少一页面，以选择所 欲读取的页面。值得注意的是，本发明的快闪存储器180可操作于不同的存储器存取模式， 例如单阶储存单元（Single-Level Cell，SLC)模式以及非单阶储存单元模式，其中非单阶 (或多阶）储存单元模式包括二阶储存单元（Multi-Level Cell，MLC)模式以及三阶储存 单兀（Triple-Level Cell，TLC)模式。
[0039] 举例而言，当快闪存储器180操作于单阶储存单元模式时，快闪存储器180中的一 个存储器储存单元（cell)用以存放1比特（bit)的数据，并且一条字比特线用以控制至一 个页面，其中字符线与页面的对应关系如图2所示。图2是本发明的快闪存储器操作于单阶 储存单元模式下，页面与字符线的对应关系表。由图2可知，快闪存储器180中的每一字符 线相应于一个页面。换言之，在单阶储存单元模式中，一个字符线相应于一个页面。另外， 由于快闪存储器180在操作于单阶储存单元模式时，一个存储器储存单元需要存放1比特。 因此，快闪存储器180在电压分布中，需要两个信息状态（level)来储存数据，其中该两个 信息状态分别相应于〇和1。
[0040] 当快闪存储器180操作于二阶储存单元模式时，快闪存储器180中的一个存储 器储存单元（cell)用以存放2比特（bit)的数据，并且一条字比特线用以控制至两个页 面，其中字符线与页面的对应关系如图3所示。图3是本发明的快闪存储器操作于二阶 储存单元模式下，页面与字符线的对应关系表。由图3可知，每一字符线分别用以控制一 最低有效比特页面（Least-Significant Bit page, LSB page)以及一最高有效比特页面 (Most-Significant Bit page,MSB page)。换言之，在二阶储存单元模式中，一个字符线相 应于两个页面。另外，由于快闪存储器180在操作于二阶储存单元模式时，一个存储器储存 单元需要存放2比特。因此，快闪存储器180在电压分布中，需要四个信息状态（level)来 储存数据，其中该两个信息状态分别相应于〇〇、〇1、1〇和11，并且该四个信息状态是由单阶 储存单元模式中的两个信息状态中，分别分出来的。
[0041] 当快闪存储器180操作于三阶储存单元模式时，快闪存储器180中的一个存储器 储存单元（cell)用以存放3比特（bit)的数据，并且一条字比特线用以控制至三个页面， 其中字符线与页面的对应关系如图4所示。图4是本发明的快闪存储器操作于二阶储存单 元模式下，页面与字符线的对应关系表。由图4可知，每一字符线分别用以控制一最低有效 比特页面、一中央有效比特（Central Significant Bit page, CSB page)以及一最高有效 比特页面。换言之，在三阶储存单元模式中，一个字符线相应于三个页面。另外，由于快闪 存储器180在操作于三阶储存单元模式时，一个存储器储存单元需要存放3比特。因此，快 闪存储器180在电压分布中，需要八个信息状态（level)来储存数据，其中该两个信息状态 分别相应于〇〇〇、〇〇1、〇1〇、〇11、1〇〇、1〇1、11〇和111，并且该八个信息状态是由二阶储存单 元模式中的四个信息状态中，分别分出来的。
[0042] 根据本案所揭露的技术，固件是设计来提供主机120对快闪存储器180进行 读取发生错误时，所需的错误校正方法，用以补救无法依正常程序读取的数据。举例而 言，当控制器160对快闪存储器180进行读取发生数据错误，并且无法借错误校验码 (Error-correcting code, ECC)成功进行更正时，控制器160可借由本发明所揭露的错误 校正方法，校正无法读取的数据。本发明所揭露的错误校正方法包括一校正电压分布程序， 但本发明不限于此。在本发明的另一实施例中，错误校正方法包括一校正电压分布程序以 及一重复读取程序。本发明所揭露的校正电压分布程序是借由切换存储器存取模式，校正 相应的比特线中的存储器储存单元（Cell)的电压分布。
[0043] 举例而言，在本发明的一实施例中，控制器160将操作模式由单阶储存单元模式 切换为二阶储存单元模式，并将数字逻辑1 (例如OxFF)写入一第一比特线所控制的最高有 效比特，以校正在单阶储存单元中，第一比特线所相应的页面的电压分布。换言之，控制器 160将操作模式由单阶储存单元模式切换为二阶储存单元模式，并将电压分布中00和01的 信息状态分别移动至11和10,以校正在单阶储存单元中，第一比特线所相应的页面的电压 分布。
[0044] 在本发明的另一实施例中，控制器160将操作模式由单阶储存单元模式切换为三 阶储存单元模式，并将数字逻辑1 (例如OxFF)写入一第一比特线所控制的最高有效比特以 及中央有效比特，以校正在单阶储存单元中，第一比特线所相应的页面的电压分布。换言 之，控制器160将操作模式由单阶储存单元模式切换为三阶储存单元模式，并将电压分布 中000、001、010、011、100和101的信息状态分别移动至111和110,以校正在单阶储存单元 中，第一比特线所相应的页面的电压分布。
[0045] 另外，本发明所揭露的重复读取程序是用以根据一重新读取表（Read Retry Table)重新设定在读取过程中发生错误的目标页面的读取电压，以对目标页面进行重复读 取（Read Retry)。值得注意的是，上述的目标页面是主机120传送至数据储存装置140的 读取命令，所要求读取的页面。详细动作如下所述。
[0046] 在本发明的一实施例中，控制器160用以在单阶储存单元模式下，根据主机120的 一读取命令对快闪存储器180中相应于一第一字符线的一页面进行一第一次读取动作。换 言之，控制器160用以根据主机120的一读取命令对快闪存储器180中第一字符线所控制 的页面进行第一次读取动作。当第一次读取动作读取第一页面发生无法借由编解码进行修 复的错误时，控制器160执行校正电压分布程序。在校正电压分布程序中，控制器160致 使快闪存储器180切换至二阶储存单元模式，并且在二阶储存单元模式下，将一数字逻辑 1 (例如OxFF)写入相应于第一字符线的一最高有效比特页面，以校正相应于第一字符线的 存储器储存单元的电压分布。接着，控制器160更用以在数字逻辑1(例如OxFF)写入相应 于第一字符线的最高有效比特页面后，致使快闪存储器180回复至单阶储存单元模式，并 且在单阶储存单元模式下，再对相应于第一字符线的页面进行一第二次读取动作。当控制 器160在第二次读取动作中成功读取相应于第一字符线的页面（即数据无错误或错误可更 正）时，控制器160将成功读取的相应于第一字符线的页面的数据传送至主机120。当控 制器160在第二次读取动作中仍然未成功读取相应于第一字符线的页面（即数据仍无法更 正）时，控制器160将相应于第一字符线的页面标记为一损坏页面，或将第一字符线对应的 区块标记为一损坏区块。
[0047] 在本发明的另一实施例的校正电压分布程序中，控制器160致使快闪存储器180 切换至三阶储存单元模式，并且在三阶储存单元模式下，将一数字逻辑1 (例如OxFF)写入 相应于第一字符线的一最高有效比特页面以及一中央有效比特页面，以校正相应于第一字 符线的存储器储存单元的电压分布。接着，控制器160更用以在数字逻辑1(例如OxFF)写 入相应于第一字符线的最高有效比特页面以及中央有效比特页面后，致使快闪存储器180 回复至单阶储存单元模式，并且在单阶储存单元模式下，再对相应于第一字符线的页面进 行一第二次读取动作。同样地，当控制器160在第二次读取动作中成功读取相应于第一字 符线的页面（即数据无错误或错误可更正）时，控制器160将成功读取的相应于第一字符 线的页面的数据传送至主机120。当控制器160在第二次读取动作中仍然未成功读取相应 于第一字符线的页面（即数据仍无法更正）时，控制器160将相应于第一字符线的页面标 记为一损坏页面，或将第一字符线对应的区块标记为一损坏区块。
[0048] 在本发明的另一实施例中，当第一次读取动作读取相应于第一字符线的页面发生 无法借由编解码进行修复的错误时，控制器160更用以在校正电压分布程序前执行一重复 读取程序。在重复读取程序中，控制器160用以根据一重复读取表，对快闪存储器180中的 一寄存器进行一电压设定动作，以将寄存器中的数值，作为快闪存储器180的读取电压。接 着，控制器160更用以借由所设定的快闪存储器180的读取电压对相应于第一字符线的页 面进行一第二次读取动作，并将一重复读取计数加一。
[0049] 当控制器160在第二次读取动作中成功读取相应于第一字符线的页面时，控制器 160将成功读取的相应于第一字符线的页面的数据传送至主机120。控制器160更可在重 复读取程序后所执行的第二次读取动作依然无法成功读取相应于第一字符线的页面后，重 复执行重复读取程序，直到第一页面的数据可成功被读取，或者直到重复读取程序被重复 执行的次数达到一第一既定值为止。当重复读取程序被重复执行的次数达到第一既定值 时，控制器160用以执行校正电压分布程序。举例而言，第一既定值可为1次、5次、10次、 20次、50次、100次或者500次等，经由发明人根据电压设定程序重读目标页面后的成功率 的实验数据所设计的数值，本发明不限于此。
[0050] 图5是本发明的一种实施例的错误校正方法的流程图。错误校正方法适用于图1 所示的数据储存装置140。流程开始于步骤S500。
[0051] 在步骤S500中，控制器160用以在单阶储存单元模式下，根据主机120的一读取 命令对快闪存储器180中相应于一第一字符线的一页面进行一第一次读取动作。换言之， 控制器160用以根据主机120的一读取命令对快闪存储器180中由第一字符线所控制的第 一页面进行一读取动作。
[0052] 接着，在步骤S502中，控制器160判断读取相应于第一字符线的页面时，是否发生 无法借由编解码进行修复的错误。当没有发生无法借由编解码进行修复的错误时，流程进 行至步骤S504。否则，流程进行至步骤S506。
[0053] 在步骤S504中，控制器160将成功读取的第一字符线的页面的数据，传送至主机 120。流程结束于步骤S504。
[0054] 在步骤S506中，控制器160致使快闪存储器180切换至二阶储存单元模式。
[0055] 接着，在步骤S508中，控制器160在二阶储存单元模式下，将一数字逻辑1 (例如 OxFF)写入相应于第一字符线的一最高有效比特页面，以校正相应于第一字符线的存储器 储存单元的电压分布。
[0056] 接着，在步骤S510中，控制器160致使快闪存储器180回复至单阶储存单元模式。
[0057] 接着，在步骤S512中，控制器160在单阶储存单元模式下，再对相应于第一字符线 的页面进行一第二次读取动作。
[0058] 接着，在步骤S514中，控制器160判断第二次读取动作在读取相应于第一字符线 的页面时，是否发生无法借由编解码进行修复的错误。当没有发生无法借由编解码进行修 复的错误时，流程进行至步骤S504。否则，流程进行至步骤S516。
[0059] 在步骤S516中，控制器160将相应于第一字符线的页面标记为一损坏页面或将第 一字符线所对应的区块标记为一损坏区块。流程结束于步骤S516。
[0060] 图6A-6B是本发明的一种实施例的错误校正方法的流程图。错误校正方法适用于 图1所示的数据储存装置140。流程开始于步骤S600。值得注意的是，步骤S600-S604相 似于步骤S500-S504,详细说明请参考图5的流程，在此不在赘述。
[0061] 在步骤S606中，控制器160判断相应于电压设定动作的次数的一重复读取计数是 否超过一第一既定值。举例而言，控制器160可利用实施于快闪存储器180或者其它存储 器中的一存储器区块或者一寄存器，用以对重复读取程序被重复执行的次数进行一重复读 取计数。当重复读取计数超过第一既定值时，流程进行至步骤S614。否则，流程进行至步骤 S608。
[0062] 在步骤S608中，控制器160用以根据重复读取表，对快闪存储器180中的一寄存 器（未图示）进行一电压设定动作，以将寄存器中的数值，作为快闪存储器180的读取电 压。举例而言，重复读取表可储存于永久存储器164中。
[0063] 接着，在步骤S610中，控制器160用以借由所设定的快闪存储器180的读取电压 对相应于第一字符线的页面进行一第二次读取动作。
[0064] 接着，在步骤S612中，控制器160将重复读取计数加一。举例而言，控制器160是 将用以进行重复读取计数的存储器区块或者一寄存器中的数值加一。接着，流程回到步骤 S602。
[0065] 在步骤S614中，控制器160致使数据储存装置140切换至二阶储存单元模式。 [0066] 接着，在步骤S616中，控制器160在二阶储存单元模式下，将一数字逻辑1 (例如 OxFF)写入相应于第一字符线的一最高有效比特页面，以校正相应于第一字符线的存储器 储存单元的电压分布。
[0067] 接着，在步骤S618中，控制器160致使快闪存储器180回复至单阶储存单元模式。
[0068] 接着，在步骤S620中，控制器160在单阶储存单元模式下，再对相应于第一字符线 的页面进行一第二次读取动作。
[0069] 接着，在步骤S622中，控制器160判断第二次读取动作在读取相应于第一字符线 的页面时，是否发生无法借由编解码进行修复的错误。当没有发生无法借由编解码进行修 复的错误时，流程进行至步骤S604。否则，流程进行至步骤S624。
[0070] 在步骤S624中，控制器160将相应于第一字符线的页面标记为一损坏页面或将第 一字符线所对应的区块标记为一损坏区块。流程结束于步骤S624。
[0071] 图7是本发明的一种实施例的错误校正方法的流程图。错误校正方法适用于 图1所示的数据储存装置140。流程开始于步骤S700。值得注意的是，步骤S700-S704、 S710-S716相似于步骤S500-S504、S510-S516,详细说明请参考图5的流程，在此不在赘述。
[0072] 在步骤S706中，控制器160致使数据储存装置140切换至三阶储存单元模式。
[0073] 接着，在步骤S708中，控制器160在三阶储存单元模式下，将一数字逻辑1 (例如 OxFF)写入相应于第一字符线的一最高有效比特页面以及一中阶有效比特页面，以校正相 应于第一字符线的存储器储存单兀的电压分布。
[0074] 图8A-8B是本发明的一种实施例的错误校正方法的流程图。错误校正方法适用 于图1所示的数据储存装置140。流程开始于步骤S800。值得注意的是，步骤S800-S812、 S818-S824相似于步骤S600-S612、S618-S624，详细说明请参考图5的流程，在此不在赘述。
[0075] 在步骤S814中，控制器160致使快闪存储器180切换至三阶储存单元模式。
[0076] 接着，在步骤S816中，控制器160在三阶储存单元模式下，将一数字逻辑1 (例如 OxFF)写入相应于第一字符线的一最高有效比特页面以及一中阶有效比特页面，以校正相 应于第一字符线的存储器储存单兀的电压分布。
[0077] 图9是本发明的一种实施例的数据读取方法的流程图。数据读取方法适用于图1 所示的数据储存装置140。流程开始于步骤S900。
[0078] 在步骤S900中，控制器160用以在在单阶储存单元模式下，根据主机120的一读 取命令对快闪存储器180中相应于一第一字符线的一页面进行一第一次读取动作以获取 一第一数据。换言之，控制器160用以根据主机120的一读取命令对快闪存储器180中由 第一字符线所控制的第一页面进行一读取动作。
[0079] 接着，所读取的第一数据可能有两种情形，包括第一数据发生无法修复的错误以 及第一数据无错误或错误可更正，其中当第一数据无错误或错误可更正时，控制器160将 第一数据传送予主机120。另外，步骤S902所示的为另一种情况。在步骤S902中，当第一 数据发生无法修复的错误时，控制器160致使快闪存储器180切换至多阶储存单元模式。
[0080] 接着，在步骤S904中，控制器160在多阶储存单元模式下，将一预设数据写入相应 于第一字符线的一最高有效比特页面。在一实施例中，预设数据为OXff，但本发明不限于 此。
[0081] 接着，在步骤S906中，控制器160致使快闪存储器180切换至单阶储存单元模式。
[0082] 接着，在步骤S908中，控制器160在单阶储存单元模式下，再次读取第一字符线的 页面以获取一第二数据。
[0083] 接着，所读取的第二数据可能有两种情形，包括第二数据发生无法修复的错误以 及第二数据无错误或错误可更正。在步骤S910中，当第二数据无错误或错误可更正时，控 制器160将第二数据传送予主机120 ;当第二数据发生无法修复的错误时，控制器160将相 应于第一字符线的页面标记为一损坏页面或者将相应于第一字符线对应的一第一区块标 记为一损坏区块。流程结束于步骤S910。
[0084] 图10是本发明的另一种实施例的数据读取方法的流程图。数据读取方法适用于 图1所示的数据储存装置140。流程开始于步骤S1000。
[0085] 在步骤S1000中，控制器160根据一主机120的一读取命令对快闪存储器180中 相应于一第一字符线的一页面进行单阶储存单元模式的一第一次读取动作以获取一第一 数据。
[0086] 接着，所读取的第一数据可能有两种情形，包括第一数据发生无法修复的错误以 及第一数据无错误或错误可更正，其中当第一数据无错误或错误可更正时，控制器160将 第一数据传送予主机120。另外，步骤S1002所示的为另一种情况。在步骤S1002中，当第 一数据发生无法修复的错误时，将一预设数据以多阶储存单元模式写入相应于第一字符线 的一最高有效比特页面。在一实施例中，预设数据为OXff，但本发明不限于此。
[0087] 接着，在步骤S1004中，控制器160以单阶储存单元模式读取第一字符线的页面以 获取一第二数据。
[0088] 接着，在步骤S1006中，当第二数据无错误或错误可更正时，控制器160将第二数 据传送予主机120 ;当第二数据发生无法修复的错误时，控制器160将相应于第一字符线的 页面标记为一损坏页面或者将相应于第一字符线对应的一第一区块标记为一损坏区块。流 程结束于步骤S1006。
[0089] 图11是目标页面未经由本发明所揭露的错误校正方法读取前的错误率模拟图。 在本模拟图中，曲线1102是页面未经由本发明的错误校正方法读取前的错误比特数，曲线 1104是页面仅经由重复读取程序后的错误比特数。由图11可知，重复读取程序仅可降低有 限的错误率，但仍然无法将页面的错误比特数降低至可读取的程度。
[0090] 图12是目标页面经由本发明所揭露的错误校正方法读取后的错误率模拟图。在 本模拟图中，曲线1202是页面仅经由校正电压分布程序后的错误比特数，曲线1204是页面 经由重复读取程序以及校正电压分布程序后的错误比特数。由图12可知，校正电压分布程 序可大幅降低页面的错误率。另外，在执行校正电压分布程序以及重复读取程序后，可更进 一步地降低页面的错误率。
[0091] 由上述可知，本发明所提供的数据储存装置140以及错误校正方法可借由校正电 压分布程序，以非单阶储存单元模式校正目标页面的电压分布。另外，重复读取程序可对目 标页面进行重复读取（Read Retry)，以根据不同的读取电压读取目标页面的数据。
[0092] 本发明的方法，或特定型态或其部分，可以以程序码的型态存在。程序码可储存于 实体媒体，如软盘、光碟片、硬盘、或是任何其他机器可读取（如电脑可读取）储存媒体，亦 或不限于外在形式的电脑程序产品，其中，当程序码被机器，如电脑载入且执行时，此机器 变成用以参与本发明的装置。程序码也可通过一些传送媒体，如电线或电缆、光纤、或是任 何传输型态进行传送，其中，当程序码被机器，如电脑接收、载入且执行时，此机器变成用以 参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似 于应用特定逻辑电路的独特装置。
[0093] 惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范 围，即大凡依本发明权利要求书及发明说明内容所作的简单的等效变化与修饰，皆仍属本 发明专利涵盖的范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭露的全 部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限 制本发明的权利范围。
【权利要求】
1. 一种数据储存装置，包括： 一快闪存储器，用以操作于一单阶储存单元模式以及一非单阶储存单元模式；以及 一控制器，用以在上述单阶储存单元模式下，根据一主机的一读取命令对上述快闪存 储器中相应于一第一字符线的一页面进行一第一次读取动作，并且当上述第一次读取动作 读取相应于上述第一字符线的上述页面发生无法借由编解码进行修复的错误时，用以执行 一校正电压分布程序，其中在上述校正电压分布程序中，上述控制器致使上述快闪存储器 切换至上述非单阶储存单元模式，并且在上述非单阶储存单元模式下，将一数字逻辑1写 入相应于上述第一字符线的一最高有效比特页面，以校正相应于上述第一字符线的存储器 储存单元的电压分布。
2. 根据权利要求1所述的数据储存装置，其特征在于，上述非单阶储存单元模式为 一二阶储存单元模式。
3. 根据权利要求2所述的数据储存装置，其特征在于，上述控制器更用以在上述校正 电压分布程序中，在上述数字逻辑1写入上述最高有效比特页面后，致使上述快闪存储器 回复至上述单阶储存单元模式，并且在上述单阶储存单元模式下，再对相应于上述第一字 符线的上述页面进行一第二次读取动作。
4. 根据权利要求3所述的数据储存装置，其特征在于，上述控制器更用以当上述第二 次读取动作读取相应于上述第一字符线的上述页面发生无法借由编解码进行修复的错误 时，将相应于上述第一字符线的上述页面标记为一损坏页面。
5. 根据权利要求1所述的数据储存装置，其特征在于，上述非单阶储存单元模式为 一三阶储存单元模式。
6. 根据权利要求5所述的数据储存装置，其特征在于，上述控制器更用以在上述校正 电压分布程序中，在上述三阶储存单元模式下，将一数字逻辑1写入相应于上述第一字符 线的一中央有效比特页面，以校正相应于上述第一字符线的存储器储存单元的电压分布。
7. 根据权利要求6所述的数据储存装置，其特征在于，上述控制器更用以在上述校正 电压分布程序中，在上述数字逻辑1写入上述最高有效比特页面以及上述中央有效比特页 面后，致使上述快闪存储器回复至上述单阶储存单元模式，并且在上述单阶储存单元模式 下，再对相应于上述第一字符线的上述页面进行一第二次读取动作。
8. 根据权利要求7所述的数据储存装置，其特征在于，上述控制器更用以当上述第二 次读取动作读取相应于上述第一字符线的上述页面发生无法借由编解码进行修复的错误 时，将相应于上述第一字符线的上述页面标记为一损坏页面。
9. 根据权利要求1所述的数据储存装置，其特征在于，当上述第一次读取动作读取相 应于上述第一字符线的上述页面发生无法借由编解码进行修复的错误时，上述控制器更用 以在上述校正电压分布程序前执行一重复读取程序，其中在上述重复读取程序中，上述控 制器用以根据一重复读取表，对上述快闪存储器中的一寄存器进行一电压设定动作，以将 上述寄存器中的数值，作为上述快闪存储器的读取电压。
10. 根据权利要求5所述的数据储存装置，其特征在于，上述控制器更用以在上述重复 读取程序中，借由所设定的上述快闪存储器的读取电压对相应于上述第一字符线的上述页 面进行一第二次读取动作，并将一重复读取计数加一。
11. 根据权利要求10所述的数据储存装置，其特征在于，在上述重复读取程序中，上述 控制器更用以判断上述重复读取计数是否超过一第一既定值，并当上述重复读取计数超过 上述第一既定值时，进行上述校正电压程序。
12. -种错误校正方法，适用于一数据储存装置，其中上述数据储存装置包含一快闪 存储器用以操作于一单阶储存单元模式以及一非单阶储存单元模式，上述错误校正方法包 括： 在上述单阶储存单元模式下，根据一主机的一读取命令对上述快闪存储器中相应于一 第一字符线的一页面进行一第一次读取动作； 判断上述第一次读取动作读取上述第一页面时，是否发生无法借由编解码进行修复的 错误；以及 当上述第一次读取动作读取相应于上述第一字符线的上述页面发生无法借由编解码 进行修复的错误时，执行一校正电压分布程序，其中上述校正电压分布程序包括： 致使上述快闪存储器切换至上述非单阶储存单元模式；以及 在上述非单阶储存单元模式下，将一数字逻辑1写入相应于上述第一字符线的一最高 有效比特页面，以校正相应于上述第一字符线的存储器储存单元的电压分布。
13. 根据权利要求12所述的错误校正方法，其特征在于，上述非单阶储存单元模式为 一二阶储存单元模式。
14. 根据权利要求13所述的错误校正方法，其特征在于，上述校正电压分布程序的步 骤更包括： 在上述数字逻辑1写入上述最高有效比特页面后，致使上述快闪存储器回复至上述单 阶储存单元模式；以及 在上述单阶储存单元模式下，再对相应于上述第一字符线的上述页面进行一第二次读 取动作。
15. 根据权利要求14所述的错误校正方法，其特征在于，上述校正电压分布程序的步 骤更包括当上述第二次读取动作读取相应于上述第一字符线的上述页面发生无法借由编 解码进行修复的错误时，将相应于上述第一字符线的上述页面标记为一损坏页面。
16. 根据权利要求12所述的错误校正方法，其特征在于，上述非单阶储存单元模式为 一三阶储存单元模式。
17. 根据权利要求16所述的错误校正方法，其特征在于，上述校正电压分布程序的步 骤更包括在上述三阶储存单元模式下，将一数字逻辑1写入相应于上述第一字符线的一中 央有效比特页面，以校正相应于上述第一字符线的存储器储存单元的电压分布。
18. 根据权利要求17所述的错误校正方法，其特征在于，上述校正电压分布程序的步 骤更包括： 在上述数字逻辑1写入上述最高有效比特页面以及上述中央有效比特页面后，致使上 述快闪存储器回复至上述单阶储存单元模式；以及 在上述单阶储存单元模式下，再对相应于上述第一字符线的上述页面进行一第二次读 取动作。
19. 根据权利要求18所述的错误校正方法，其特征在于，上述校正电压分布程序的步 骤更包括当上述第二次读取动作读取相应于上述第一字符线的上述页面发生无法借由编 解码进行修复的错误时，将相应于上述第一字符线的上述页面标记为一损坏页面。
20. 根据权利要求12所述的错误校正方法，其特征在于，更包括当上述第一次读取动 作读取相应于上述第一字符线的上述页面发生无法借由编解码进行修复的错误时，在上述 校正电压分布程序前执行一重复读取程序，其中上述重复读取程序包括根据一重复读取 表，对上述快闪存储器中的一寄存器进行一电压设定动作，以将上述寄存器中的数值，作为 上述快闪存储器的读取电压。
21. 根据权利要求20所述的错误校正方法，其特征在于，上述重复读取程序的步骤更 包括借由所设定的上述快闪存储器的读取电压对相应于上述第一字符线的上述页面进行 一第二次读取动作，并将一重复读取计数加一。
22. 根据权利要求21所述的错误校正方法，其特征在于，上述重复读取程序的步骤更 包括： 判断上述重复读取计数是否超过一第一既定值；以及 当上述重复读取计数超过上述第一既定值时，进行上述校正电压程序。
23. -种数据读取方法，适用于一数据储存装置，其特征在于，上述数据储存装置包含 一快闪存储器用以操作于一单阶储存单元模式以及一多阶储存单元模式，上述数据读取方 法包括： 在上述单阶储存单元模式下，根据一主机的一读取命令对上述快闪存储器中相应于一 第一字符线的一页面进行一第一次读取动作以获取一第一数据； 当上述第一数据发生无法修复的错误时，致使上述快闪存储器切换至上述多阶储存单 元模式；以及 在上述多阶储存单元模式下，将一预设数据写入相应于上述第一字符线的一最高有效 比特页面； 致使上述快闪存储器切换至上述单阶储存单元模式；以及 再次读取上述第一字符线的上述页面以获取一第二数据。
24. 根据权利要求23所述的数据读取方法，其特征在于，上述预设数据为OxFF。
25. 根据权利要求23所述的数据读取方法，其特征在于，更包含： 当上述第二数据无错误或错误可更正时，将上述第二数据传送予上述主机。
26. 根据权利要求23所述的数据读取方法，其特征在于，更包含： 当上述第二数据发生无法修复的错误时，将相应于上述第一字符线的上述页面标记为 一损坏页面。
27. 根据权利要求23所述的数据读取方法，其特征在于，更包含： 当上述第二数据发生无法修复的错误时，将相应于上述第一字符线对应的一第一区块 标记为一损坏区块。
28. -种数据读取方法，适用于一数据储存装置，其中上述数据储存装置包含一快闪存 储器用以操作于一单阶储存单元模式以及一多阶储存单元模式，上述数据读取方法包括： 根据一主机的一读取命令对上述快闪存储器中相应于一第一字符线的一页面进行上 述单阶储存单元模式的一第一次读取动作以获取一第一数据； 当上述第一数据发生无法修复的错误时，将一预设数据以上述多阶储存单元模式写入 相应于上述第一字符线的一最高有效比特页面； 以上述单阶储存单元模式读取上述第一字符线的上述页面以获取一第二数据；以及 当上述第二数据无错误或错误可更正时，将上述第二数据传送予上述主机。
【文档编号】G11C16/34GK104217762SQ201410081026
【公开日】2014年12月17日 申请日期:2014年3月6日 优先权日:2013年5月31日
【发明者】陈俊仪 申请人:慧荣科技股份有限公司