操作存储控制器的方法和包括存储控制器的数据存储设备的制作方法
【专利摘要】在一个实施例中，方法包括，在存储控制器处，基于存储器的块的编程/擦除周期计数来确定存储器的所选择的页的状况。存储器的块包括所选择的页。编程/擦除周期计数指示所述块已经被擦除的次数。状况是从多个状况状态中选择的。状况状态包括正常状态、弱状态和坏状态。
【专利说明】操作存储控制器的方法和包括存储控制器的数据存储设备
[0001] 相关申请的交叉引用
[0002] 本专利申请要求于2013年4月12日提交的韩国专利申请第10-2013-0040221号 的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003] 这里所描述的发明构思涉及操作存储控制器的方法和/或包括存储控制器的数 据存储设备。
【背景技术】
[0004] 半导体存储设备可以包括诸如DRAM、SRAM等的易失性存储设备，以及诸如 EEPROM、FRAM、PRAM、MRAM、快闪存储器等的非易失性存储设备。尽管易失性存储设备在断 电时丢失存储在其中的数据，但是非易失性存储设备即使在断电时也可以保持存储在其中 的数据。特别地，快闪存储器可以具有诸如很快的编程速度、低功耗，存储大量数据等的优 点。因此，包括快闪存储器的数据存储设备可以被广泛地用作数据存储介质。
[0005] 快闪存储器可以被划分成二维快闪存储器和三维快闪存储器。在二维快闪存储器 中，存储单元可以以平行于衬底的方式形成。在三维快闪存储器中，存储单元可以沿垂直于 衬底的方向形成。如果在二维快闪存储器的数据读或写操作中生成缺陷页，则包括缺陷页 的存储块可以被当作坏块对待。坏块可以不被使用，或者可以被管理为不经常使用。
[0006] 二维快闪存储器中的存储块的数目可以多于三维快闪存储器中的存储块的数目。 此外，在大小方面，二维快闪存储器的存储块可以小于三维快闪存储器的存储块。虽然将包 括缺陷页的存储块管理为坏块，但是二维快闪存储器可能是没有问题的。然而，由于三维快 闪存储器包括较少数目的存储块而三维快闪存储器的块大小很大，因此当包括缺陷页的存 储块被管理为坏块时可能出现问题。
【发明内容】
[0007] 至少一个实施例涉及操作存储控制器的方法。
[0008] 在一个实施例中，所述方法包括，在存储控制器处，基于存储器的块的编程/擦除 周期计数来确定存储器的所选择的页的状况。存储器的块包括所选择的页。编程/擦除周 期计数指示所述块已经被擦除的次数。状况是从多个状况状态中选择的。状况状态包括正 常状态、弱状态和坏状态
[0009] 在一个实施例中，所述方法还包括在对所选择的页的编程操作之后，执行所述确 定。
[0010] 在一个实施例中，如果所述编程操作成功，则所述确定基于循环计数和所述编程/ 擦除周期计数来确定所选择的页的状况状态。循环计数指示在所述编程操作期间运行的编 程循环的数目。例如，如果所述循环计数大于第一阈值而且所述编程/擦除周期计数小于 第二阈值，则所述确定将所选择的页的状况状态确定为弱状态。 toon] 在一个实施例中，如果所述编程操作成功，则所述确定基于错误校正指示符和所 述编程/擦除周期计数来确定所选择的页的状况状态。错误校正指示符指示与所选择的页 相关联的位错误的数目。例如，如果所述错误校正指示符大于第一阈值而且所述编程/擦 除周期计数小于第二阈值，则所述确定将所选择的页的状况状态确定为弱状态。
[0012] 在一个实施例中，所述确定包括如果所述编程操作失败，则基于所述编程/擦除 周期计数来确定与所选择的页相关的页的状况状态。相关的页处于相同的层并且在所选择 的页的块中。例如，如果所述编程/擦除周期计数大于或等于阈值，则所述确定将所述相关 的页的状况状态确定为弱状态。此外，如果所述编程/擦除周期计数大于或等于所述阈值， 则所述确定还可以将所选择的页的状况状态确定为坏状态。
[0013] 作为另一例子，如果所述编程/擦除周期计数小于阈值，则所述确定将所述相关 的页的状况状态确定为坏状态。此外，如果所述编程/擦除周期计数小于所述阈值，则所述 确定可以将所选择的页的状况状态确定为坏状态。
[0014] 在一个实施例中，如果编程条件得到满足而且所述编程/擦除周期计数小于阈 值，则所述确定将所选择的页的状况状态确定为弱状态。例如，所述编程条件可以基于循环 计数，而且循环计数指示在所选择的页的成功的编程操作期间运行的编程循环的数目。在 另一例子中，所述编程条件基于错误校正指示符，而且错误校正指示符指示在对所选择的 页的成功的编程操作之后，与所选择的页相关联的位错误的数目。
[0015] 在一个实施例中，所述确定包括如果编程条件得到满足，则基于所述编程/擦除 周期计数确定与所选择的页相关的页的状况状态。相关的页处于相同的层并且在所选择的 页的块中。例如，所述编程条件基于循环计数，而且循环计数指示在所选择的页的编程操作 期间运行的编程循环的数目。
[0016] 在一个实施例中，所述方法还包括基于所选择的页的所确定的状态，管理所述存 储器。例如，所述管理包括如果所述确定确定了所选择的页的状况状态是弱状态，则关闭所 选择的页。所述关闭准许读已关闭的页并且禁止写已关闭的页。此外，如果所述已关闭的 页是已擦除的页，则可能无法读所述已关闭的页。在另一例子中，所述管理包括如果所述确 定确定了所选择的页的状况状态是坏状态，则将所选择的页的数据复制到新的页并且还禁 止访问所选择的页。在又一例子中，所述管理包括基于所确定的所选择的页的状态，对包括 所选择的页的已擦除的块执行擦除验证操作。擦除验证操作包括基于所确定的所选择的页 的状态，将电压施加到所述已擦除的块的字线。例如，所述擦除验证操作包括将与被施加到 不与具有坏状态的页相关联的字线的电压不同的电压施加到与具有坏状态的至少一页相 关联的字线。更具体地，所述擦除验证操作可以包括将第一电压施加到与具有坏状态的至 少一页相关联的字线，第一电压大于被施加到不与具有坏状态的页相关联的字线的第二电 压。在另一例子中，所述擦除验证操作包括如果与所述已擦除的块中的具有坏状态的至少 一页相关联的字线的数目小于阈值数目，则将第一电压施加到所述已擦除的块中的不与具 有坏状态的页相关联的字线，以及所述擦除验证操作包括如果所述已擦除的块中的与具有 坏状态的至少一页相关联的字线的数目大于或等于所述阈值数目，则将第二电压施加到所 述已擦除的块中的不与具有坏状态的页相关联的字线。在这里，第二电压小于第一电压。在 这个例子中，所述擦除验证操作还可以包括将第三电压施加到与所述已擦除的块中的具有 坏状态的至少一页相关联的字线，而且第三电压大于第一电压和第二电压。
[0017] 在操作存储控制器的方法的另一实施例中，所述方法包括基于坏页信息对存储器 的已擦除的块执行擦除验证操作。所述坏页信息指示存储器中的哪些页是坏页。擦除验证 操作包括将与被施加到不与坏页相关联的字线的电压不同的电压施加到与至少一个坏页 相关联的字线。
[0018] 在一个实施例中，在所述擦除验证操作期间被施加到与至少一个坏页相关联的字 线的第一电压大于在所述擦除验证操作期间被施加到不与坏页相关联的字线的第二电压。
[0019] 在一个实施例中，所述擦除验证操作包括如果所述已擦除的块中与至少一个坏页 相关联的字线的数目小于阈值数目，则将第一电压施加到所述已擦除的块中不与坏页相关 联的字线，以及所述擦除验证操作包括如果所述已擦除的块中与至少一个坏页相关联的字 线的数目大于或等于所述阈值数目，则将第二电压施加到所述已擦除的块中不与坏页相关 联的字线。这里，第二电压小于第一电压。
[0020] 在一个实施例中，所述擦除验证操作包括将第三电压施加到与所述已擦除的块中 的至少一个坏页相关联的字线，而且第三电压大于第一电压和第二电压。
[0021] 至少一个实施例涉及数据存储设备。
[0022] 在一个实施例中，所述数据存储设备包括存储器，其具有被划分为块的多个存储 单元，而且存储单元的块被划分为页。所述数据存储设备还包括存储控制器，其被配置为基 于包括所选择的页的块之一的编程/擦除周期计数来确定所选择的页的状况。编程/擦除 周期计数指示所述块已经被擦除的次数。所述状况是从多个状况状态中选择的。所述状况 状态包括正常状态、弱状态和坏状态。
[0023] 在另一实施例中，所述数据存储设备包括存储器，其具有被划分为块的多个存储 单元。所述块具有三维结构。所述三维结构包括在衬底上以行和列的阵列排列的多个存储 单元串。多个串中的每个串基本上垂直于所述衬底延伸，而且所述多个串中的每个串包括 串联连接的多个存储单元。多个串中的每个串的多个存储单元处于不同的垂直层。该结构 还包括多条字线。多条字线在所述不同的垂直层处排列，以使得所述多条字线中的每一条 与同一垂直层中的存储单元相关联。同一垂直层中不同串的一行存储单元形成页。该结构 还包括多条位线。多条位线中的每一条连接到所述多个串的各个列。数据存储设备还包括 存储控制器，其被配置为基于包括所选择的页的块之一的编程/擦除周期计数来确定所选 择的页的状况。编程/擦除周期计数指示所述块已经被擦除的次数。状况是从多个状况状 态中选择的，而且状况状态包括正常状态、弱状态和坏状态。
[0024] 在一个实施例中，存储控制器被配置为将与坏页相关的页设置为弱状态。在这里， 坏页具有坏状态，而且相关的页是相同块中的页并且处于与坏页相同的垂直层中。
[0025] 在一个实施例中，相同块中的处于相同垂直层的页连接到相同的字线。
[0026] 在一个实施例中，相同块中的处于相同垂直层的页中的至少两个页连接到不同的 字线。
[0027] 在数据存储设备的另一实施例中，数据存储设备包括：存储器，其具有被划分为块 的多个存储单元，而且存储单元的块被划分为页；以及存储控制器，被配置为获得坏页信 息。坏页信息指示所述存储器中的哪些页是坏页。存储控制器被配置为基于所述坏页信息， 对所述存储器的已擦除的块执行擦除验证操作。擦除验证操作包括将与被施加到与不具有 坏状态的页相关联的字线的电压不同的电压施加到与至少一个坏页相关联的字线。
[0028] 在一个实施例中，在所述擦除验证操作期间被施加到与至少一个坏页相关联的字 线的第一电压大于在所述擦除验证操作期间被施加到与不具有坏状态的页相关联的字线 的第二电压。
[0029] 在一个实施例中，如果所述擦除验证操作包括所述已擦除的块中与至少一个坏页 相关联的字线的数目小于阈值数目，则将第一电压施加到所述已擦除的块中不与坏页相关 联的字线，而且所述擦除验证操作包括如果所述已擦除的块中与至少一个坏页相关联的字 线的数目大于或等于所述阈值数目，则将第二电压施加到所述已擦除的块中不与坏页相关 联的字线。在这里，第二电压小于第一电压。在一个实施例中，擦除验证操作还包括将第三 电压施加到所述已擦除的块中与至少一个坏页相关联的字线，而且第三电压大于第一电压 和第二电压。
【专利附图】
【附图说明】
[0030] 上述及其他对象和特征将从随后参照附图的描述中变得明显，其中，除非另外指 定，在各个图中相同的参照标号始终指代相同的部分，而且在附图中：
[0031] 图1是示意性地示出根据本发明构思的实施例的数据存储设备的框图；
[0032] 图2是示意性地示出图1中的快闪存储器的框图；
[0033] 图3是示意性地示出图2中所示的存储块BLK1的三维结构的透视图；
[0034] 图4是示出图3中所示的存储块的BLK1的横截面A和B的平面图；
[0035] 图5是图1中所示的存储块的等效电路；
[0036] 图6是示出图5中所示的2位多电平单元的阈值电压分布的示图；
[0037] 图7示出了根据示例实施例的操作存储控制器的方法；
[0038] 图8示出了根据示例实施例的编程操作；
[0039] 图9是示出图5中的存储块的第四字线的详细电路图；
[0040] 图10是示出用于诸如图9中所示的存储块的坏页管理表的示图；
[0041] 图11是示出具有在相同高度形成的但不共享字线的页的三维快闪存储器的电路 图；
[0042] 图12和图13是示出图11中所示的存储块的坏页管理表的示图；
[0043] 图14是示出根据本发明构思的实施例的数据存储设备的存储块擦除管理方法的 流程图；
[0044] 图15至图17是描述在擦除验证操作中被施加到字线的擦除验证电压的视图；
[0045] 图18是示意性地示出根据本发明构思的实施例的数据存储设备被应用于其上的 存储卡的框图；
[0046] 图19是示出根据本发明构思的数据存储设备被应用于其中的固态驱动器系统的 框图；
[0047] 图20是示意性地示出图19中的控制器的框图；以及
[0048] 图21是示意性地示出使用根据本发明构思的实施例的数据存储设备实现的电子 设备的框图。
【具体实施方式】
[0049] 现在将参照附图详细描述实施例。然而，本发明构思可以以许多不同的形式来具 体实现，不应被解释为仅仅局限于所图示的实施例。相反，提供这些实施例作为例子，以使 本公开全面和完整，并充分地向本领域技术人员传达本发明构思。从而，关于本发明构思的 一些实施例，将不会描述公知的过程、元件和技术。除非另作说明，否则贯穿附图和所撰写 的说明书使用相同的参照数字来表示相同的元件。在附图中，为了清晰，可能夸大层和区域 的大小和相对大小。
[0050] 将会理解，尽管此处可能使用词语"第一"、"第二"、"第三"等等来描述不同的元 件、组件、区、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些词语的限 制。这些词语仅仅用于将一个元件、组件、区、层或部分与另一个元件、组件、区、层或部分区 分开来。因而，下面讨论的第一元件、第一组件、第一区、第一层或第一部分也可以被称为第 二元件、第二组件、第二区、第二层或第二部分而不会偏离本发明构思的教导。
[0051] 为了便于描述，此处可能使用空间关系词，如"在...之下"、"下方"、"下"、"下面"、 "上方"、"上"等等，来描述图中示出的一个元件或特征与另外的元件或特征的关系。将会 理解，所述空间关系词意图涵盖除了附图中描绘的方向之外的、器件在使用或操作中的不 同方向。例如，如果附图中的器件被翻转，则被描述为在其他元件或特征"下方"、"之下"或 "下面"的元件的方向将变成在所述其他元件或特征的"上方"。因而，示例性词语"下方"和 下面"可以涵盖上方和下方两个方向。可以使器件具有其他方向（旋转90度或其他方向)， 而此处使用的空间关系描述词应做相应解释。另外，还将理解，当一层被称为位于两层"之 间"时，它可以是所述两层之间唯一的层，或者也可以存在一个或多个居间的层。
[0052] 此处使用的术语仅仅是为了描述特定实施例，并非意图限制本发明构思。这里使 用的单数形式也意图包括复数形式，除非上下文明确地给出相反指示。还将理解，当在本说 明书中使用词语"包括"和/或"包含"时，表明存在所描述的特征、整体、步骤、操作、元件和 /或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它 们的组合。此处使用的术语"和/或"包括一个或多个相关列出项目中的任意一个以及所 有组合。此外，词语"示例性的"意图表示例子或例示。
[0053] 将会理解，当一个元件或层被称为在另一元件或层"之上"、"连接"或"耦接"到另 一元件或层、或者"邻近"另一元件或层时，它可以直接在该另一元件或层之上、直接连接或 耦接到该另一元件或层、或直接邻近该另一元件或层，或者也可以存在居间的元件或层。相 反，当一个元件被称为"直接"在另一元件或层之上、"直接连接到"或"直接耦接到"另一元 件层、或者"紧邻"另一元件或层时，不存在居间的元件或层。
[0054] 除非另外定义，否则此处使用的所有术语(包括技术术语和科学术语）所具有的含 义与本发明构思所属领域的普通技术人员通常理解的含义相同。还将理解，术语，如通常使 用的词典中定义的那些术语，应该被解释为所具有的含义与它们在相关领域和/或本说明 书的上下文中的含义一致，而不应理想化地或过分形式化地对其进行解释，除非此处明确 地如此定义。
[0055] 具有坏页管理器的数据存储设备
[0056] 图1是示意性地示出根据本发明构思的实施例的数据存储设备的框图。参照图1， 数据存储设备1000可以包括快闪存储器1100和存储控制器1200。数据存储设备1000可 以包括基于快闪存储器的数据存储设备，诸如存储卡、USB存储器、固态驱动器（SSD)等。
[0057] 参照图1，快闪存储器1100可以包括存储单元阵列1110和控制逻辑1160。存储 单元阵列1110可以包括多个存储块，其具有沿垂直于衬底的方向形成的三维结构(或垂直 结构)。控制逻辑1160可以使用命令、地址和控制信号控制快闪存储器1100的擦除、写和 操作。
[0058] 存储控制器1200可以响应主机的请求，控制快闪存储器1100的擦除、读和写操 作。存储控制器1200可以包括主机接口 1210、快闪接口 1220、控制单元1230、RAM1240、ECC 电路1250和坏页管理器1260。
[0059] 存储控制器1200可以通过主机接口 1210与主机交换数据，并且通过快闪接口 1220与快闪存储器1100交换数据。主机接口 1210可以通过并行ΑΤΑ总线、串行ΑΤΑ总线、 SCSI、USB接口、PCIe等与主机连接。
[0060] 控制单元1230可以控制快闪存储器1100的整体操作(例如，读读操作、写操作、文 件系统管理操作、坏页管理操作等)。例如，虽然图1中未示出，但是控制单元1230可以包 括CPU、处理器、SRAM、DMA控制器等。
[0061] RAM1240可以响应于控制单元1230的控制而操作，而且可以用作工作存储器、缓 冲存储器、高速缓冲存储器等。当RAM1240用作工作存储器时，由控制单元1230处理的数 据可以被临时存储在RAM1240中。当RAM1240用作缓冲存储器时，它可以缓冲将从快闪存 储器1100传送到主机或从主机传送到快闪存储器1100的数据。当RAM1240用作高速缓冲 存储器时，它可以使能低速快闪存储器1100看起来以高速进行操作。
[0062] ECC电路1250可以生成用于校正从快闪存储器1100接收到的数据的故障位或错 误位的错误校正码。ECC电路1250可以通过对提供给快闪存储器1100的数据进行错误校 正编码，生成向其添加奇偶校验位的数据。奇偶校验位可以存储在快闪存储器1100中。
[0063] ECC电路1250可以对从快闪存储器1100输出的数据执行错误校正解码。ECC电路 1250可以使用奇偶校验信息来校正错误。ECC电路1250可以使用诸如LDPC (low density parity check,低密度奇偶校验）码、BCH 码、Turbo 码、RS (Reed-Solomon)码、卷积码、RSC (recursive systematic code,递归系统码）、TCM (trellis-coded modulation,网格编码 调制)、BCM ( (Block coded modulation,块编码调制）等的编码调制来校正错误。
[0064] ECC电路1250可以具有可允许的错误校正范围。例如，相对于2KB页数据，ECC电 路1250可以最大校正40位错误。也就是说，当错误位的数目多于40位时，ECC电路1250 可能无法校正页中的错误。不可校正的页可以被称为缺陷页。缺陷页中的错误存储单元可 以被称为缺陷单元。
[0065] 一般情况下，快闪存储器可以将包括缺陷页的存储块管理为坏块，而且可以不再 使用坏块。二维快闪存储器中的存储块的数目可以超过三维快闪存储器中的存储块的数 目。此外，在大小方面，二维快闪存储器的存储块可以小于三维快闪存储器的存储块。虽然 将包括缺陷页的存储块管理为坏块，但是二维快闪存储器可能是没有问题的。然而，由于三 维快闪存储器包括较少数目的存储块，而三维快闪存储器的块大小很大，因此当页是缺陷 页并且将包括缺陷页的存储块管理为坏块时可能出现问题(例如，大量数据丢失)。
[0066] 根据本发明构思的实施例的数据存储设备1000可以不由存储块单元执行坏块管 理操作，而是由页单元执行坏页管理操作。坏页管理器1260可以执行坏页管理操作，并可 以通过软件或硬件实现。在坏页管理器1260由软件实现的国，在需要坏页管理操作时，算 法可以存储在快闪存储器1100或存储控制器1200中，并且在RAM1240中被共享之后由控 制单元1230或单独的处理器执行。
[0067] 坏页管理器1260可以确定页的状况。例如，坏页管理器1260可以从多个状况状 态（status state)中确定状态。状况状态可以包括正常状态（normal state)、坏状态（bad state)和弱状态（weak state)。页最初被指定为具有正常状态。如果坏页管理器1260确 定页是坏的，则坏页管理器指定坏状态。坏状态通常指示该页不应该再被写或读读。如将 在下面详细描述的，坏页管理器1260可以基于页上的编程操作是否失败、和/或包括页的 块的编程/擦除周期计数来确定页是否是坏的。编程/擦除（P/E)周期计数指示块已经被 擦除的次数。如果坏页管理器1260确定页是弱的，则坏页管理器1260指定弱状态。弱状 态通常指示该页不应该再被写，但仍然可以读。如将在下面详细描述的，坏页管理器1260 可以基于页上的编程操作是否失败、用于编程页的编程循环计数、和/或和/或包括页的块 的编程/擦除周期计数来确定页是否是弱得。坏页管理器1260还可以确定，与坏页相关的 页可以被指定为弱页。例如，诸如对于具有三维结构的快闪存储器，相关的页是处于与坏页 相同高度或层的页。坏页管理器1260的这个操作将在下面更详细地说明。
[0068] 根据本发明构思的实施例的数据存储设备1000可以由页单元执行坏块管理操 作。因此，可以减少数据丢失，而且可以有效地使用存储单元。
[0069] 图2是示意性地示出图1中的快闪存储器的框图。参照图2,快闪存储器1100可以 包括存储单元阵列1110、地址解码器1120、页缓冲器电路1130、数据输入/输出电路1140、 电压生成器1150和控制逻辑1160。
[0070] 存储单元阵列1110可以由多个存储块BLK1到BLKz形成，每个存储块具有三维结 构(或垂直结构)。具有二维结构(或水平结构)的存储块的存储单元可以沿与衬底平行的方 向形成。然而，具有三维结构的存储块的存储单元可以沿垂直于衬底的方向形成。
[0071] 地址解码器1120可以通过选择线SSL和GSL或字线被连接到存储单元阵列1110。 地址解码器1120可以从电压生成器1150接收字线电压VWL并且由控制逻辑1160来控制。 地址解码器1120可以在读或编程操作中选择字线。编程电压或读电压可以被施加到所选 择的字线。
[0072] 页缓冲器电路1130可以通过位线连接到存储单元阵列1110。页缓冲器电路1130 可以包括多个页缓冲器(未示出）。页缓冲器可以被连接到一条位线，或连接到两条或更多 位线。页缓冲器电路1130可以临时存储将被编程的数据或者从所选择的页读出的数据。
[0073] 数据输入/输出电路1140可以通过数据线DL连接到页缓冲器电路1130。另外， 数据输入/输出电路1140可以通过输入/输出线连接到存储控制器1200 (参照图1)。数 据输入/输出电路1140可以在编程操作中从存储控制器1200接收编程数据，并在读操作 中将读取的数据提供给存储控制器1200。
[0074] 电压生成器1150可以从存储控制器1200接收电力PWR，以生成字线电压VWL来读 或写数据。字线电压VWL可以被提供给地址解码器1120。电压生成器1150可以生成比电 源电压Vcc高的高电压。高电压可以在编程操作中被用作编程电压、页电压等等，在读操作 中被用作读电压，并且在擦除操作中被用作擦除电压。
[0075] 如图2所不，电压生成器1150可以包括Vpgm生成器1151、Vpass (V通）生成器 1152和Vsl生成器1153。Vpgm生成器1151可以生成在编程操作中被提供给所选择的字 线的编程电压Vpgm。编程电压Vpgm可以根据编程循环的迭代次数而增加。Vpass生成器 1152可以生成在编程操作中被提供给所选择的和未选择的字线的通过电压Vpass。虽然编 程循环被迭代，但是通过电压Vpass可以保持恒定。Vsl生成器1153可以生成被提供给串 选择线SSL或地选择线GSL的选择线电压。
[0076] 控制逻辑1160可以基于来自存储控制器1200的命令CMD、地址ADDR和控制信号 CTRL，控制快闪存储器1100的编程、读和擦除。例如，在编程时，控制逻辑1160可以控制地 址解码器1120将编程电压Vpgm提供给所选择的字线，并且可以控制页缓冲器电路1130和 数据输入/输出电路1140将编程数据提供给所选择的页。
[0077] 图3是示意性地示出图2中所示的存储块BLK1的三维结构的透视图。参照图3， 存储块BLK1可以沿垂直于衬底SUB的方向形成。n+掺杂区可以在衬底SUB处形成。栅电 极层和绝缘层可以依次沉积在衬底SUB上。信息存储层也可以在栅电极层和绝缘层之间形 成。
[0078] 如果栅电极层和绝缘层沿垂直方向形成图案，则可以形成V形导柱（pillar)。导 柱可以经由栅电极层和绝缘层与衬底SUB连接。每个导柱的外侧部分可以由具有垂直有源 图案（vertical active pattern)的通道半导体形成。
[0079] 存储块BLK1的栅电极层可以与地选择线GSL、多条字线WL1至WL8、以及串选择线 SSL连接。存储块BLK1的导柱可以与多条位线BL1至BL3连接。在图3中示出了存储块 BLK1具有两条选择线SSL和GSL、8条字线WL1至WL8和3条位线BL1至BL3的例子。然 而，本发明构思不限于此。
[0080] 图4是示出图3中所示的存储块的BLK1的横截面A和B的平面图。横截面A可 以是与第八字线WL8相对应的屏幕，而且横截面B可以是与第四字线WL4相对应的平面。
[0081] 参照横截面A和B，存储单元可以由从内侧依次设置的填充电介质图案（filing dielectric pattern)、垂直有源图案、信息存储层和栅电极层形成。填充电介质图案可以由 硅氧化物或空气间隙（air gap)形成。垂直有源图案可以由p型硅层形成，并且操作为存储 单元的通道。
[0082] 信息记录层可以由隧道绝缘层、电荷存储层和阻挡绝缘层形成。隧道绝缘层可以 充当绝缘层，电荷由于隧道效应而通过该绝缘层移动。电荷存储层可以由捕获电荷的绝缘 膜形成。电荷存储层可以由硅氧化物层形成。这里，隧道绝缘层、电荷存储层和阻挡绝缘层 可以是由具有0N0 (氧化物-氮化物-氧化物）结构的绝缘层形成。
[0083] 返回图3,通过一次蚀刻薄膜的多层以形成孔并且在孔的内部形成硅通道层，可以 形成三维快闪存储器。通过蚀刻工艺形成的孔的直径可以根据深度而变化。距衬底SUB的 距离越近，孔的直径越小。如图4所示，与第八字线WL8相对应的填充电介质图案的半径R 可以大于与第四字线WL4相对应的填充电介质图案的半径r。
[0084] 上述现象可以根据蚀刻深度之间的差异，并且可以导致与第八字线WL8和第四字 线WL4连接的存储单元的特性差异。在一般情况下，导柱的直径越长，栅电极层的有效面积 越窄。在这种情况下，电阻可以增加，而且层与层之间形成的电容可以增加。因此，随着导 柱的直径增加，存储单元的耦合电容和电阻可以增加。出于这个原因，放置在导柱的最上层 的第八字线WL8可以具有最大电阻和电容。
[0085] 在相同高度(例如，水平或层)处形成的存储单元可以具有类似的单元特性。例如， 由于与第四字线WL4连接的存储单元具有相同直径的导柱，因此它们的耦合电容和电阻可 以相似。因此，在第四字线WL4中的页是坏页的情况下，第四字线WL4中其余的页都是坏页 的概率可能很高。
[0086] 此外，由于诸如编程电压Vpgm、通过电压Vpass、读电压Vread、擦除电压Verase等 的高电压被施加到共享相同字线的存储单元，因此共享相同字线的存储单元可能经历相同 的单元应力。出于这个原因，根据本发明构思的实施例的数据存储设备1000 (参照图1)可 以将相同层或高度处的页管理为坏页，或者将共享相同字线的页管理为弱页。
[0087] 图5是图1中所示的存储块的等效电路。参照图5,单元串CS11至CS33可以连接 在位线BL1至BL3和公共源极线CSL之间。每个单元串（例如，CS11)可以包括串选择晶体 管SST、多个存储单元MCI至MC8和地选择晶体管GST。
[0088] 串选择晶体管SST可以与串选择线连接。串选择晶体管SST可以被划分成第一串 选择线SSL1至第三串选择线SSL3。地选择晶体管GST可以与地选择线GSL连接。每个单 元串的地选择线GSL可以连接在一起。在每个NAND串中，串选择晶体管SST可以与位线连 接，而且地选择晶体管GST可以与公共源极线CSL连接。
[0089] 存储单元MCI至MC8可以与相应的字线WL1至WL8连接。与字线连接并且在同一 时间被编程的一组存储单元可以被称为页。存储块BLK1可以由多个页形成。另外，字线可 以与多个页连接。参照图5,放置在距公共源极线CSL相同层或高度的字线(例如WL4)可以 共同与三个页连接。
[0090] 每个存储单元可以存储一个数据位、或者两个或更多个数据位。存储一个数据位 的存储单元可以被称为单电平单元（Single-level cell, SLC)或单位单元。存储两个或更 多个数据位的存储单元可以被称为多电平单元（multi-level cell, MLC)或多位单元。在2 位MLC的情况下，两个数据页可以存储在一个物理页中。因此，6个数据页可以存储在与第 四字线WL4连接的存储单元中。
[0091] 图6是示出图5中所示的2位多电平单元的阈值电压分布的示图。在图6,横轴可 以指示阈值电压，而且纵轴可以指示存储单元的数目。2位MLC可以根据其阈值电压，具有 四种状态E0、PI、P2和P3之一。
[0092] 存储单元的缺陷可以在用户层面以及制造层面生成。在制造层面生成的缺陷可以 被称为初始缺陷，在用户层面生成的缺陷可以被称为累进缺陷（progressive defect)。具 有累进缺陷的存储单元可以是坏单元。
[0093] 在图6中，实线A可以指示阈值电压分布的初始状态，虚线B可以指示最终阈值电 压分布。在初始状态，充分的读容限可以存在于相邻的编程状态之间。然而，如果生成了累 进缺陷，则相邻的编程状态可能变得重叠。当数据被迭代地写、擦除或读时以及当数据被写 且过去很长时间时，可能生成累进缺陷。
[0094] 在生成累进缺陷的情况下，根据本发明构思的实施例的数据存储设备1000 (参照 图1)可以不由存储块单元执行坏块管理操作，而是由页单元执行坏页管理操作。因此，可 以减少数据丢失，而且可以有效地使用存储单元。
[0095] 存储控制器的操作
[0096] 图7示出了根据示例实施例的操作存储控制器的方法。本实施例将被描述为由图 1中的存储控制器1200实施。如图1所示，在步骤S700中，存储控制器1200开始对所选择 的页编程。例如，控制单元1230可以向快闪存储器1100提供编程命令。存储控制器1200 可以通过编程命令提供地址和数据。本文中，地址可以用于选择数据将被存储于其中的页。
[0097] 快闪存储器1100可以响应于编程命令来执行编程操作。图8部分地示出由快闪存 储器1100执行的编程操作的流程图。如图所示，在操作S810中，所选择的页可以被编程。 编程电压Vpgm可以被提供给所选择的字线，而且通过电压Vpass可以被提供给未选择的字 线。电源电压Vcc可以被施加到所选择的串选择线，而且未选择的串选择线可以接地。
[0098] 在操作S820中，可以执行编程验证操作以确定编程是否成功(例如，通过或失败)。 编程验证电压Vfy可以被提供给所选择的字线，而且读电压Vread可以被提供给未选择的 字线。这里，读电压Vread可以是足以开启所有存储单元的电压。
[0099] 如果编程没有被验证，则在操作S830中，可以运行下一编程循环(例如，可以重复 数据的编程，尽管以不同的编程电压)。在操作S840中，可以确定当前的编程循环是否是最 后的编程循环。如果不是，则方法可以进行到操作S810。
[0100] 如果在操作S820中编程被验证(例如，通过)，则快闪存储器1100可以向存储控制 器1200提供编程结束信号（PGM结束)。结束信号可以指示，例如，编程操作已通过，并且可 以指示对数据编程的编程循环的数目（即，循环计数或编程循环数)、和/或对于包括所选择 的页的块的当前编程/擦除周期计数等。编程/擦除周期计数指示包括所选择的页的块已 经被擦除的次数。
[0101] 返回到操作S840,如果在操作S840中当前编程循环被确定为是最后的编程循环， 则快闪存储器1100可以向存储控制器1200提供编程结束信号（PGM结束)。这里，结束信号 可以指示编程操作已经失败、指示编程循环数、和/或指示对于包括所选择的页的块的编 程/擦除周期计数等。例如，如果快闪存储器1100的最大可允许的编程循环数是20,而且 编程在第20次编程循环中失败，则快闪存储器1100可以结束对所选择的页的编程操作，而 且将对所选择的页的编程操作处理为已失败，这将在结束信号中被指示。如果快闪存储器 1100的最大可允许的编程循环数是20,而且编程在第20次编程循环之前通过，则快闪存储 器1100将把结束信号中的最终编程循环数提供给存储控制器1200。
[0102] 如图8所示，存储控制器1200的坏页管理器1260可以向快闪存储器1200发送状 态检查信号。快闪存储器1100可以向错误的页管理器1260提供不良信息页响应状态检查 信号。这里，坏页信息可以包括在状态检查信号中指示的页的编程循环数、在状态检查信号 中指示的页的块、和/或快闪存储器1100中的所有页。快闪存储器1100还可以响应于状 态检查信号，向坏页管理器1260提供编程/擦除（P/E)周期信息。这里，P/E信息可以包 括对于在状态检查信号中所指示的包括页的块的P/E周期计数、对于在状态检查信号中所 指示的一个以上的块的P/E周期计数、和/或对快闪存储器1100中的所有块的P/E周期计 数。
[0103] 返回图7,在步骤S700中对所选择的页的编程操作之后，坏页管理器1260可以执 行开始于步骤S710的管理操作。特别地，在步骤S710中，坏页管理器1260确定编程操作 是否已通过(例如，成功)。例如，编程结束信号指示对所选择的页的编程操作是通过还是失 败，而且坏页管理器1260基于编程结束信号确定编程操作是否通过。
[0104] 如果编程操作通过，则在步骤S720中，坏页管理器1260确定对于所选择的页的编 程循环计数（即，编程循环的数目）是否超过第一阈值N1。如将理解的那样，结束信号提供 编程循环计数。如果编程循环计数不超过第一阈值N1，则管理操作结束。将理解的是，第一 阈值可以是通过实验研究确定的设计参数。
[0105] 如果编程循环计数不超过第一阈值N1，则在步骤S730中，坏页管理器1260确定对 于包括所选择的页的块的P/E周期计数是否小于第二阈值N2。如果P/E周期计数小于第二 阈值N2,则管理操作结束。将理解的是，第二阈值可以是通过实证研究确定的设计参数。
[0106] 如果P/E周期计数小于第二阈值N2,则在步骤S740中，坏页管理器1260确定所选 择的页的状况状态是弱状态。这里，坏页管理器1260确定所选择的页具有初始缺陷。
[0107] 如下面更详细描述的，坏页管理器1260可以维护用于指示页的状况状态的表。这 个表可以在断电期间存储在快闪存储器1100中，并且当上电期间由坏页管理器1260获得。 在操作期间，坏页管理器1260可以根据图7的实施例更新该表。可替换地，坏页管理器1260 可以更新存储在快闪存储器1100中的表。在读和写操作期间，存储控制器1200可以基于 状况状态表中的状况状态来执行读和写操作。例如，对于具有弱状态的页，存储控制器1200 将继续允许对于该页的读访问，但是将禁止写（即，编程）该页。因此，弱页可以被称为关闭 的页。
[0108] 返回步骤S710,如果对所选择的页的编程操作未通过，则在步骤S750中，坏页管 理器1260确定对于包括所选择的页的块的P/E周期计数是否小于第二阈值N2。如果P/E 周期次数不小于第二阈值N2,则在步骤S760中，坏页管理器1260确定（1)所选择的页的状 况状态为坏状态和（2)与所选择的页相关的页为弱状态。相关的页是处于与所选择的页相 同的层的页。在这里，坏页管理器1260确定所选择的页具有累进缺陷。状况状态被记录在 状况状态表中。如上所述，对于具有弱状态的页，存储控制器1200将继续允许对于该页的 读访问，但是将禁止写（即，编程)该页。对于具有坏状态的页，存储控制器1200将对该页执 行读回收操作（read reclaim operation)。读回收操作将坏页的数据复制到新的正常的页。 在读回收操作之后，存储控制器1200将不再访问（读或写）坏页。
[0109] 返回步骤S750,如果P/E周期计数小于第二阈值N2,则在步骤S770中，坏页管理 器1260确定包括所选择的页的块中的所有页的状况状态是坏状态。即，包括所选择的页的 整个块被确定为坏状态。因此，存储控制器1200将对坏页执行读回收操作，然后，存储控制 器1200将不再存取(读或写)坏页。这里，坏页管理器1260已经确定，所选择的页具有初始 缺陷。
[0110] 图9是示出图5中的存储块的第四字线的详细电路图。参照图9,第四字线WL4可 以与在距衬底相同的高度处形成的三个页即页41、页42和页43连接。这三个页即页41、 页42和页43可以分别通过串选择线SSL1至SSL3被选择。
[0111] 页41可以由存储单元al、bl和cl形成，并且由第一串选择线SSL1选择。页42 可以由存储单元a2、b2和c2形成，并且由第二串选择线SSL2选择。页43可以由存储单元 a3、b3和c3形成，并且由第三串选择线SSL3选择。假设页42是坏页。在这种情况下，存 储单元a2、b2和c2中的至少一个可能是坏单元。
[0112] 坏页管理器1260 (参照图1)可以将与坏页即页42共享相同字线WL4的其余的页 41和页43管理为弱页。在这种情况下，坏页管理器1260可以将坏页即页42管理为不使用 的页，并且将页41和页43管理为在读操作中被限制地使用的弱页。坏页管理器1260可以 具有状况状态或坏页管理表，它记录了用于页管理的状况状态。
[0113] 图10是示出用于诸如图9中所示的存储块的状况状态或坏页管理表的示图。坏 页管理器1260 (参照图1)可以具有坏页管理表，以便由页单元执行坏页管理操作。
[0114] 参照图10,坏页管理表可以包括每条字线上的页数。与每条字线连接的页可以由 串选择线来区分。第一字线WL1可以与页11、页12和页13连接。页11可以由第一串选择 线SSL1选择，页12可以由第二串选择线SSL2选择，而且页13可以由第三串选择线SSL3 选择。
[0115] 如果坏页管理器1260确定与第四字线WL4连接的页42具有坏状态，则页42可以 在表中由坏页标志B来标记。坏页管理器1260可以在表中为与坏页42共享字线的其余的 页即页41和页43标记弱页标志W。
[0116] 坏页管理器1260可以基于坏页管理表控制对坏页或弱页的写、读和擦除。例如， 如果请求对坏页即页42的写或读，则坏页管理器1260可以禁止对坏页即页42的写或读。 在这种情况下，坏页管理器1260可以通过复制回（copy-back)操作将数据复制到另一页。 在弱页即页41的情况下，坏页管理器1260可以禁止写操作而只允许读操作。因此，可以限 制使用弱页的频率。
[0117] 如上所述，在相同高度处形成的存储单元可以具有相似的单元特性。此外，由于诸 如编程电压Vpgm、通过电压Vpass、读电压Vread、擦除电压Verase等的高电压被施加到共 享相同字线的存储单元，因此共享相同字线的存储单元可能经历相同的单元应力。如果与 相同字线连接的页变成坏页，则其余的页变成坏页的概率可能很高。出于这个原因，坏页管 理器1260可以将位于相同高度或层处的页管理为坏页，或者将与相同字线连接的页管理 为弱页。
[0118] 图11是示出具有在相同高度或层形成的但不共享字线的页的三维快闪存储器的 电路图。参照图11，在距衬底相同高度处形成的四个页可以被连接。这些页可以由串选择 线SSL1至SSL4来区别。
[0119] 页41可以由存储单元al、bl和cl形成，并且由第一串选择线SSL1选择。页42 可以由存储单元a2、b2和c2形成，并且由第二串选择线SSL2选择。页43可以由存储单元 a3、b3和c3形成，并且由第三串选择线SSL3选择。页44可以由存储单元a4、b4和c4形 成，并且由第四串选择线SSL4选择。在这里，页41和页43可以与字线WL4a连接，而且页 42和页44可以与字线WL4b连接。
[0120] 坏页管理器1260可以将与坏页(例如，页43)共享相同字线WL4a的页41管理为 弱页。此外，坏页管理器1260可以将位于与坏页即页43相同高度的页即页41、页42和页 44管理为弱页。在这种情况下，坏页管理器1260可以将与坏页即页43相同地与字线WL4a 连接的页即页41指定为弱页，并且可以将与坏页即页43不同地与字线WL4b连接但处于相 同高度的页即页42和页44指定为弱页以执行坏页管理操作。
[0121] 图12和图13是示出图11中所示的存储块的坏页管理表的示图。参照图12和图 13,字线WL4a可以与页41和页43连接。
[0122] 页41可以由第一串选择线SSL1选择，页43可以由第三串选择线SSL3选择。字 线WL4b可以与页42和页44连接。页42可以由第二串选择线SSL2选择，并且页44可以 由第四串选择线SSL4选择。
[0123] 参照图12,如果坏页管理器1260基于坏页信息，将与字线WL4a连接的页43确定 为坏页，而且可以在表中为页43记录坏页标志B。坏页管理器1260可以在表中为与坏页即 页43共享字线的其余的页41记录弱页标志W。
[0124] 由于诸如读电压Vread等的高电压被施加到共享相同字线的存储单元，因此共享 相同字线的存储单元可能经历相同的单元应力。如果与相同字线连接的页变成坏页，则其 余的页变成坏页的概率可能很高。出于这个原因，坏页管理器1260可以将与坏页连接相同 字线的页管理为坏页、弱页。
[0125] 参照图13,坏页管理器1260可以在表中为与坏页即页43连接相同字线WL4a的 页即页41记录第一弱页标志W1，为与另一字线WL4b连接的页即页42和页44记录第二弱 页标志W2。由于在相同高度或层处形成的存储单元具有类似的单元特性，因此坏页管理器 1260可以将与坏页连接不同字线但在相同高度形成的页管理为弱页。
[0126] 坏页管理器1260可以基于坏页管理表控制快闪存储器1100,以使得对坏页的写、 读和擦除不同于被标记为第一弱页和第二弱页的页。例如，坏页管理器1260可以禁止对坏 页即页43的读和写，允许对第一弱页即页41的读操作，并将第二弱页即页42和第三弱页 即页44中的存储单元用作单电平单元。
[0127] 存储块擦除管理方法
[0128] 在擦除操作中，快闪存储器1100 (参照图2)可以将0V电压施加到字线并且将擦 除电压Verase (例如，大约20V)施加到衬底SUB。在执行擦除操作之后，可以执行擦除验 证操作以确定存储单元是否具有与擦除状态E0 (参照图6)相对应的阈值电压。在擦除验 证操作中，擦除验证结果可能由于坏页而导致始终被确定为失败。
[0129] 根据本发明构思的实施例的数据存储设备1000 (参照图1)可以通过将希望的(或 者，可替换地，预定的）电压(例如，Vread)施加到"坏"字线，来防止擦除验证由于与坏页连 接的字线而导致失败。坏页管理器1260可以通过上述坏页信息获得坏字线信息。也就是 说，坏页管理器1260从状况状态或坏页管理表确定哪些页具有坏状态。由坏页管理器1260 将连接到坏页的字线确定为坏字线。坏页管理器1260可以向快闪存储器1100通知坏字线， 或者可以将关于坏字线的信息存储在快闪存储器1100的指定部分上。可替换地，状况状态 表可以被存储在快闪存储器1100中，而且快闪存储器1100将坏字线直接识别为与具有坏 状况状态的页连接的字线。
[0130] 图14是示出根据本发明构思的实施例的数据存储设备的存储块擦除管理方法的 流程图。
[0131] 在操作S1410中，快闪存储器1100可以读坏字线信息。快闪存储器1100可以使 用各种方法读坏字线信息。例如，在存储控制器1200向快闪存储器1100提供擦除命令之 前，坏页管理器1260可以向快闪存储器1100提供坏字线信息。可替换地，快闪存储器1100 可以预先存储坏字线信息，并且可以在接收到擦除命令之后读已存储的坏字线信息。
[0132] 在操作S1420中，快闪存储器1100可以响应于擦除命令，对存储块执行擦除操作。 快闪存储器1100可以将0V电压施加到字线WL1至WL8并且将擦除电压Verase (例如，大 约20V)施加到衬底SUB。
[0133] 在操作S1430中，可以执行擦除验证操作以确定存储单元是否具有与擦除状态E0 (参照图6)相对应的阈值电压。此时，快闪存储器1100可以向除了坏字线之外的其余字线 提供擦除验证电压。用于防止擦除验证失败的电压(例如，Vread)可以被施加到坏字线。
[0134] 在操作S1440中，快闪存储器1100可以确定擦除验证结果是否指示擦除通过。如 果擦除验证结果被确定为指示擦除失败，则方法可以进行到操作S1420。如果擦除验证结果 被确定为指示擦除通过，则方法可以结束。
[0135] 图15至图17是描述在擦除验证操作中被施加到字线的擦除验证电压的视图。
[0136] 图15示出了在存在一条坏字线的情况下，被施加到每条字线的擦除验证电压。在 擦除验证操作中，电压(例如，Vread)可以被施加到坏字线WL4,以使得擦除验证结果指示擦 除总是通过。第一擦除验证电压EV1可以被施加到字线WL1至WL3以及WL5至WL8。参照 图17,被施加到坏字线WL4的擦除验证电压Vread可以约为4V，并且被施加到字线WL1至 WL3以及WL5至WL8的第一擦除验证电压EV1可以约为IV。
[0137] 图16示出了在存在多条坏字线的情况下，被施加到每条字线的擦除验证电压。如 果存在若干条坏字线，则擦除验证结果可能与实际擦除验证结果不同。因此，提供给除了坏 字线外的其余字线的擦除验证电压可以根据坏字线的数目或它们的位置而改变。
[0138] 参照图16,字线WL4、WL5和WL7可以是坏字线（S卩，与坏页相关联的字线)。在擦 除验证操作中，读电压Vread可以被施加到坏字线WL4、WL5和WL7,第二擦除验证电压EV2 可以被施加到其余的字线WL1至WL3、WL6和WL8。第二擦除验证电压EV2可以不同于图15 的第一擦除验证电压EV1 (例如，更低)。
[0139] 参照图17,被施加到坏字线WL4、WL5和WL7的读电压Vread可以约为4V，而且被 施加到其余的字线WL1至WL3、WL6和WL8的第二擦除验证电压EV2可以约为0. 9V。如果坏 字线的数目增加，则在擦除操作中阈值电压分布特性可能变差。第二擦除验证电压EV2反 而可以高于第一擦除验证电压EV1，以便提高阈值电压分布的准确度。
[0140] 如从上面的描述所理解的，根据本发明构思的实施例的数据存储设备1000 (参照 图1)可以不由存储块单元执行坏块管理操作，而是由页单元执行坏页管理操作。因此，可 以减少数据丢失，而且可以有效地使用存储器。坏页管理器1260可以从快闪存储器1100 或从存储控制器1200获得坏页信息，以对快闪存储器1100执行坏页管理。
[0141] 坏页管理器1260可以具有用于坏页管理的坏页管理表。坏页管理器1260可以将 在与坏页相同高度或层处形成的并且与相同字线连接的页管理为弱页。同时，数据存储设 备1000可以通过将希望的(或者，可替换地，预定的）电压(例如，Vread)施加到与坏页连接 的坏字线，来防止擦除验证由于坏字线而导致失败。
[0142] 应用
[0143] 根据本发明构思的实施例的数据存储设备可以被应用于或提供给各种产品。根据 本发明构思的实施例的数据存储设备可以由诸如个人计算机、数码相机、照相摄像机、蜂窝 电话、MP3播放器、PMP、PSP、PDA等的电子设备以及诸如存储卡、USB存储器、固态驱动器（以 下，称为SSD)等的存储设备来实现。
[0144] 图18是示意性地示出根据本发明构思的实施例的数据存储设备被应用于其上的 存储卡的框图。存储卡系统3000可以包括主机3100和存储卡3200。主机3100可以包括 主控制器3110和主机连接单元3120。存储卡3200可以包括卡连接单元3210、卡控制器 3220和快闪存储器3230。这里，快闪存储器3230可以通过如上所述的三维快闪存储器来 实现。
[0145] 主机3100可以在存储卡3200中写数据和从存储卡3200读数据。主机控制器3110 可以通过主机连接单元3120向存储卡3200发送命令(例如，写命令)、从主机3100中的时 钟生成器(未示出）生成的时钟信号CLK、以及数据。
[0146] 卡控制器3220可以响应于通过卡连接单元3210输入的命令，在快闪存储器3230 中存储数据。数据可以与从存储卡控制器3220中的时钟生成器(未示出）生成的时钟信号 同步地存储。快闪存储器3230可以存储从主机3100传送的数据。例如，在主机3100是数 码相机的情况下，存储卡3200可以存储图像数据。
[0147] 卡控制器3220和存储器3230可以使用控制器1200和存储器1100来实现。
[0148] 图19是示出根据本发明构思的数据存储设备被应用于其中的固态驱动器系统的 框图。参照图19,固态驱动器（SSD)系统4000可以包括主机4100和SSD4200。
[0149] SSD4200可以通过信号连接器4211与主机4100交换信号SGL，并且可以通过电源 连接器4221被供电。SSD4200可以包括多个快闪存储器4201至420n、SSD控制器4210和 辅助电源4220。
[0150] 多个非易失性存储器4201至420η可以被用作SSD4200的存储介质。除了快闪存 储器，SSD4200还可以采用其他非易失性存储设备，诸如PRAM、MRAM、ReRAM等。多个非易失 性存储器4201至420η可以通过多个通道CH1至CHn与SSD控制器4210连接。一个通道 可以与一个或多个快闪存储器连接。与一个通道连接的快闪存储器可以与相同数据总线连 接。
[0151] SSD控制器4210可以通过信号连接器4211与主机4100交换信号SGL。这里，信 号SGL可以包括命令、地址、数据等。SSD控制器4210可以被配置为根据主机4100的命令， 向相应的快闪存储器写数据或者从相应的快闪存储器读数据。将参照图20更全面地描述 SSD控制器4210。
[0152] 辅助电源4220可以通过电源连接器4221与主机4100连接。辅助电源4220可以 由来自主机4100的电力PWR来充电。辅助电源4220可以被置于SSD4200的内部或外部。 例如，辅助电源4220可以被放在主板上，以便向SSD4200供应辅助电力。
[0153] 图20是示意性地示出图19中的控制器的框图。参照图20, SSD控制器4210可以 包括非易失性存储器（NVM)接口 4211、主机接口 4212、ECC电路4213、CPU4214和缓冲存储 器 4215。
[0154] NVM接口 4211可以将从缓冲存储器4215传送的数据分别分散到通道CH1至CHn。 NVM接口 4211可以将从快闪存储器4201至420η读的数据传送到缓冲存储器4215。在这 里，NVM接口 4211可以使用快闪存储器接口。也就是说，SSD控制器4210可以按照快闪存 储器接口的方式，执行读、写和擦除。
[0155] 主机接口 4212可以根据主机4100的协议，为SSD4200提供接口。主机接口 4212 可以使用USB (通用串行总线)、SCSI (小型计算机系统接口）、PCI Express、ΑΤΑ、ΡΑΤΑ (并 行ATA)、SATA (串行ATA)、SAS (串行连接SCSI)等与主机4100通信。主机接口 4212还可 以执行磁盘仿真功能，其使得主机4100将SSD4200识别为硬盘驱动器（HDD)。
[0156] ECC电路4213可以使用传送到快闪存储器4201至420η的数据来生成错误校正码 ECC。由此生成的错误校正码ECC可以被存储在快闪存储器4201至420η的备用区中。ECC 电路4213可以检测从快闪存储器4201至420η读的数据的错误。如果检测到的错误是可 校正的，则ECC电路4213可以校正检测到的错误。
[0157] CPU4214可以分析和处理从主机4100接收到的信号(参照图19)。CPU4214可以通 过主机接口 4212或NVM接口 4211控制主机4100或快闪存储器4201至420n。CPU4214可 以根据驱动SSD4200的固件，控制快闪存储器4201至420η。
[0158] 缓冲存储器4215可以暂时存储从主机4100提供的写数据或者从快闪存储器读的 数据。另外，缓冲存储器4215可以存储将被存储在快闪存储器4201至420η中的元数据或 高速缓存数据。在突然断电操作中，存储在缓冲存储器4215中的元数据或高速缓存数据可 以被存储到快闪存储器4201至420η中。缓冲存储器4215可以由DRAM、SRAM等形成。
[0159] CPU4214可以执行如上所述相对于存储器4201至420η的管理方法。
[0160] 图21是示意性地示出使用根据本发明构思的实施例的数据存储设备实现的电子 设备的框图。在这里，电子设备5000可以是个人计算机或手持式电子设备，诸如笔记本计 算机、蜂窝电话、PDA、相机等。
[0161] 参照图21，电子设备5000可以包括存储器系统5100、电源设备5200、辅助电源 5250、CPU5300、RAM5400和用户接口 5500。存储器系统5100可以包括快闪存储器5110和 存储控制器5120。存储控制器5120和存储器5110可以使用控制器1200和存储器1100来 实现。
[0162] 虽然已经参照示例性实施例描述了本发明构思，但是对本领域术人员而言显而易 见的是，可以做出各种改变和修改而不脱离本发明的精神和范围。因此，应该理解，上述实 施例不是限制，而是示例。
【权利要求】
1. 一种操作存储控制器的方法，包括： 在所述存储控制器处，基于存储器的块的编程/擦除周期计数来确定所述存储器的所 选择的页的状况，所述存储器的块包括所选择的页，所述编程/擦除周期计数指示所述块 已经被擦除的次数，所述状况是从多个状况状态中选择的，所述状况状态包括正常状态、弱 状态和坏状态。
2. 如权利要求1所述的方法，还包括： 在对所选择的页的编程操作之后，执行所述确定。
3. 如权利要求2所述的方法，其中，如果所述编程操作成功，则所述确定基于循环计数 和所述编程/擦除周期计数来确定所选择的页的状况状态，所述循环计数指示在所述编程 操作期间运行的编程循环的数目。
4. 如权利要求3所述的方法，其中，如果所述循环计数大于第一阈值而且所述编程/擦 除周期计数小于第二阈值，则所述确定将所选择的页的状况状态确定为弱状态。
5. 如权利要求2所述的方法，其中，如果所述编程操作成功，则所述确定基于错误校正 指示符和所述编程/擦除周期计数来确定所选择的页的状况状态，所述错误校正指示符指 示与所选择的页相关联的位错误的数目。
6. 如权利要求5所述的方法，其中，如果所述错误校正指示符大于第一阈值而且所述 编程/擦除周期计数小于第二阈值，则所述确定将所选择的页的状况状态确定为弱状态。
7. 如权利要求2所述的方法，其中，如果所述编程操作失败，则所述确定包括基于所述 编程/擦除周期计数来确定与所选择的页相关的页的状况状态，所述相关的页处于相同的 层并且在所选择的页的块中。
8. 如权利要求7所述的方法，其中，如果所述编程/擦除周期计数大于或等于阈值，则 所述确定将所述相关的页的状况状态确定为弱状态。
9. 如权利要求8所述的方法，其中，如果所述编程/擦除周期计数大于或等于所述阈 值，则所述确定将所选择的页的状况状态确定为坏状态。
10. 如权利要求7所述的方法，其中，如果所述编程/擦除周期计数小于阈值，则所述确 定将所述相关的页的状况状态确定为坏状态。
11. 如权利要求10所述的方法，其中，如果所述编程/擦除周期计数小于所述阈值，则 所述确定将所选择的页的状况状态确定为坏状态。
12. 如权利要求1所述的方法，其中，如果编程条件得到满足而且所述编程/擦除周期 计数小于阈值，则所述确定将所选择的页的状况状态确定为弱状态。
13. 如权利要求12所述的方法，其中，所述编程条件基于循环计数，所述循环计数指示 在所选择的页的成功的编程操作期间运行的编程循环的数目。
14. 如权利要求12所述的方法，其中，所述编程条件基于错误校正指示符，所述错误校 正指示符指示在对所选择的页的成功的编程操作之后，与所选择的页相关联的位错误的数 目。
15. 如权利要求1所述的方法，其中，如果编程条件得到满足，则所述确定包括基于所 述编程/擦除周期计数确定与所选择的页相关的页的状况状态，所述相关的页处于相同的 层并且在所选择的页的块中。
16. 如权利要求15所述的方法，其中，所述编程条件基于循环计数，所述循环计数指示 在所选择的页的编程操作期间运行的编程循环的数目。
17. 如权利要求1所述的方法，还包括： 基于所选择的页的所确定的状态，管理所述存储器。
18. 如权利要求17所述的方法，其中，如果所述确定确定了所选择的页的状况状态是 弱状态，则所述管理包括关闭所选择的页，所述关闭准许读已关闭的页并且禁止写已关闭 的页。
19. 如权利要求18所述的方法，其中，如果所述已关闭的页是已擦除的页，则无法读所 述已关闭的页。
20. 如权利要求17所述的方法，其中，如果所述确定确定了所选择的页的状况状态是 坏状态，则所述管理包括将所选择的页的数据复制到新的页并且还禁止访问所选择的页。
21. 如权利要求17所述的方法，其中，所述管理包括基于所选择的页的所确定的状态， 对包括所选择的页的已擦除的块执行擦除验证操作，所述擦除验证操作包括基于所选择的 页的所确定的状态，将电压施加到所述已擦除的块的字线。
22. 如权利要求21所述的方法，其中，所述擦除验证操作包括将与被施加到不与具有 坏状态的页相关联的字线的电压不同的电压施加到与具有坏状态的至少一页相关联的字 线。
23. 如权利要求22所述的方法，其中，所述擦除验证操作包括将第一电压施加到与具 有坏状态的至少一页相关联的字线，第一电压大于被施加到不与具有坏状态的页相关联的 字线的第二电压。
24. 如权利要求21所述的方法，其中，如果与所述已擦除的块中的具有坏状态的至少 一页相关联的字线的数目小于阈值数目，则所述擦除验证操作包括将第一电压施加到所述 已擦除的块中的不与具有坏状态的页相关联的字线，而且如果与所述已擦除的块中的具有 坏状态的至少一页相关联的字线的数目大于或等于所述阈值数目，则所述擦除验证操作包 括将第二电压施加到所述已擦除的块中的不与具有坏状态的页相关联的字线，而且第二电 压小于第一电压。
25. 如权利要求24所述的方法，其中，所述擦除验证操作包括将第三电压施加到与所 述已擦除的块中的具有坏状态的至少一页相关联的字线，而且第三电压大于第一电压和第 二电压。
26. -种数据存储设备，包括： 存储器，其具有被划分为块的多个存储单元，而且块具有三维结构，所述三维结构包 括， 在衬底上以行和列的阵列排列的多个存储单元的串，所述多个串中的每个串垂直于所 述衬底延伸，而且所述多个串中的每个串包括串联连接的多个存储单元，所述多个串中的 每个串的多个存储单元处于不同的垂直层， 多条字线，所述多条字线排列在所述不同的垂直层处，以使得所述多条字线中的每一 条与同一垂直层中的存储单元相关联，同一垂直层中不同串的一行存储单元形成页， 多条位线，所述多条位线中的每一条连接到所述多个串的各个列；以及 存储控制器，其被配置为基于包括所选择的页的块之一的编程/擦除周期计数来确定 所选择的页的状况，所述编程/擦除周期计数指示所述块已经被擦除的次数，所述状况是 从多个状况状态中选择的，所述状况状态包括正常状态、弱状态和坏状态。
27. 如权利要求26所述的数据存储设备，其中，所述存储控制器被配置为将与坏页相 关的页设置为弱状态，所述坏页具有坏状态，所述相关的页是相同块中的页并且处于与坏 页相同的垂直层中。
28. 如权利要求27所述的数据存储设备，其中，相同块中的处于相同垂直层的页连接 到相同的字线。
29. 如权利要求28所述的数据存储设备，其中，相同块中的处于相同垂直层的页中的 至少两个页连接到不同的字线。
30. -种数据存储设备，包括： 存储器，其具有被划分为块的多个存储单元，而且存储单元的块被划分为页；以及 存储控制器，被配置为获得坏页信息，所述坏页信息指示所述存储器中的哪些页是坏 页； 所述存储控制器被配置为基于所述坏页信息，对所述存储器的已擦除的块执行擦除验 证操作，所述擦除验证操作包括将与被施加到不与坏页相关联的字线的电压不同的电压施 加到与至少一个坏页相关联的字线。
31. 如权利要求30所述的数据存储设备，其中，在所述擦除验证操作期间被施加到与 所述至少一个坏页相关联的字线的第一电压大于在所述擦除验证操作期间被施加到不与 坏页相关联的字线的第二电压。
32. 如权利要求30所述的数据存储设备，其中，如果所述已擦除的块中与至少一个坏 页相关联的字线的数目小于阈值数目，则所述擦除验证操作包括将第一电压施加到所述已 擦除的块中不与坏页相关联的字线，而且如果所述已擦除的块中与所述至少一个坏页相关 联的字线的数目大于或等于所述阈值数目，则所述擦除验证操作包括将第二电压施加到所 述已擦除的块中不与坏页相关联的字线，而且第二电压小于第一电压。
33. 如权利要求32所述的数据存储设备，其中，所述擦除验证操作包括将第三电压施 加到所述已擦除的块中与所述至少一个坏页相关联的字线，而且第三电压大于第一电压和 第二电压。
【文档编号】G11C16/34GK104103318SQ201410148555
【公开日】2014年10月15日 申请日期:2014年4月14日 优先权日:2013年4月12日
【发明者】南尚完, 朴起台 申请人:三星电子株式会社