计数器电路和包括其的半导体器件的制作方法
【专利摘要】一种计数器电路包括：下计数信号发生单元，适用于产生低比特；上计数信号发生单元，适用于产生高比特；以及控制单元，适用于响应于控制信号而确定计数路线，以及基于确定的路线来控制下计数信号发生单元和上计数信号发生单元，其中，在第一路线中响应于低比特而产生高比特，以及在第二路线中响应于高比特而产生低比特。
【专利说明】计数器电路和包括其的半导体器件
[0001] 相关申请的交叉引用
[0002] 本申请要求2013年10月8日提交的申请号为10-2013-0119852的韩国专利申请 的优先权，其全部内容通过引用合并于此。
【技术领域】
[0003] 本发明的示例性实施例涉及一种半导体设计技术，更具体而言，涉及一种计数器 电路和包括所述计数器电路的半导体器件。
【背景技术】
[0004] 典型的计数器电路从低比特至高比特顺序地增加比特，使得可以搜索和选择由用 户定位目标的特定地址或译码信号。具体地，在半导体芯片中所包括的地址计数器采用阵 列形式的情况下，可能难以仅选择属于特定类别的地址组，导致增加了用于应用地址计数 器的测试时间和操作时间。
【发明内容】
[0005] 本发明的示例性实施例针对一种半导体器件，所述半导体器件具有能够选择特定 的地址组并且在组中快速地搜索目标地址的地址计数器电路。
[0006] 本发明的示例性实施例针对一种计数器电路，所述计数器电路能够通过最小化施 加选通信号的次数来快速地搜索目标值。
[0007] 根据本发明的一个示例性实施例，一种计数器电路包括：下计数信号发生单元，适 用于产生低比特；上计数信号发生单元，适用于产生高比特；以及控制单元，适用于响应于 控制信号而确定计数路线，以及基于确定的路线来控制下计数信号发生单元和上计数信号 发生单元，其中，在第一路线中响应于低比特而产生高比特，以及在第二路线中响应于高比 特而产生低比特。
[0008] 根据本发明的另一个示例性实施例，一种计数器电路包括：多个计数信号发生单 元，适用于通过对选通信号计数来产生输出信号的多个比特；以及控制单元，适用于响应 于控制信号而将选通信号输入至产生输出信号的最低有效位的第一计数信号发生单元、以 及产生输出信号的最终有效位的最终计数信号发生单元，其中，当选通信号输入至第一计 数信号发生单元时，控制单元经由计数信号发生单元以第一计数信号发生单元至最终计数 信号发生单元的第一顺序来传送选通信号，以及当选通信号输入至最终计数信号发生单元 时，控制单元经由计数信号发生单元以最终计数信号发生单元至第一计数信号发生单元的 第二顺序来传送选通信号。
[0009] 根据本发明的另一个示例性实施例，一种半导体器件包括：单元阵列，所述单元阵 列包括多个存储器单元组，每个存储器单元组与多个字线连接；地址计数器，适用于响应于 选通信号而产生用于选择字线的字线地址信号、以及用于选择存储器单元组的存储区块地 址信号；以及行译码器，适用于响应于字线地址信号和存储区块地址信号而激活字线，其 中，地址计数器响应于控制信号的第一逻辑电平而以从字线地址信号至存储区块地址信号 的第一顺序来执行计数操作，以及响应于控制信号的第二逻辑电平而以从存储区块地址信 号至字线地址信号的第二顺序来执行计数操作。
[0010] 根据前述的实施例，提供了用于控制选通信号的施加方向的计数器电路，使得可 以通过最小化施加选通信号的次数来快速地搜索目标值。
[0011] 此外，可以从包括多个单元组的单元阵列中优先选择特定的组以快速地搜索目标 地址。
【专利附图】
【附图说明】
[0012] 图1是说明根据本发明的一个示例性实施例的计数器电路的电路图。
[0013] 图2和图3是说明根据本发明的一个示例性实施例的计数器控制方法的图。
[0014] 图4是说明根据本发明的一个示例性实施例的用于产生计数器输出值'111'的操 作的时序图。
[0015] 图5和图6是说明根据本发明的一个示例性实施例的效果的时序图。
[0016] 图7是说明根据本发明的一个示例性实施例的半导体器件的框图。
【具体实施方式】
[0017] 下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同 的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公 开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，附图标记直接对 应于本发明的不同附图和实施例中的相似部分。也应当注意的是，在本说明书中，"连接/ 耦接"不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接 耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
[0018] 图1是说明根据本发明的一个示例性实施例的计数器电路的电路图。
[0019] 参见图1，计数器电路可以包括：第一计数信号发生单元110、第二计数信号发生 单元111、第三计数信号发生单元112和控制单元120。在下文中，仅描述第一计数信号发 生单元110至第三计数信号发生单元112的配置作为一个实例。然而，计数器电路可以包 括具有大体相同配置的多个计数信号发生单元。
[0020] 第一计数信号发生单元110至第三计数信号发生单元112可以是彼此串联耦接的 多个触发器。
[0021] 第一计数信号发生单元110可以产生最低有效位Q0。第二计数信号发生单元111 可以产生中间有效位Ql。第三计数信号发生单元112可以产生最高有效位Q2。
[0022] 控制单元120可以被配置成使得第一计数信号发生单元110至第三计数信号发生 单元112响应于控制信号CTRL而在正向路线或反向路线中耦接。当第一计数信号发生单 元110至第三计数信号发生单元112在正向路线中耦接时，第一计数信号发生单元110至 第三计数信号发生单元112可以沿着正向方向执行计数。当第一计数信号发生单元110至 第三计数信号发生单元112在反向路线中耦接时，第一计数信号发生单元110至第三计数 信号发生单元112可以沿着反向方向执行计数。
[0023] 为此，控制单元120可以包括：正向反馈控制部124A、反向反馈控制部124B以及 输入控制部122。
[0024] 正向反馈控制部124A可以在正向路线中传送第一计数信号发生单元110至第三 计数信号发生单元112的输出。反向反馈控制部124B可以在反向路线中传送第一计数信 号发生单元110至第三计数信号发生单元112的输出。
[0025] 为此，正向反馈控制部124A和反向反馈控制部124B可以包括路径门（path gate)〇
[0026] 构成正向反馈控制部124A和反向反馈控制部124B的路径门可以被配置为PMOS 晶体管和/或NMOS晶体管。如上配置的正向反馈控制部124A和反向反馈控制部124B可 以响应于控制信号CTRL而构成正向计数器路线或反向计数器路线。
[0027] 输入控制部122可以包括第一多路复用器122A至第三多路复用器122C，所述第一 多路复用器122A至第三多路复用器122C在正向路线中将选通信号输出至第一计数信号发 生单元110,以及在反向路线中将选通信号输出至第三计数信号发生单元112。
[0028] 具体地，第一多路复用器122A至第三多路复用器122C可以被配置成分别对应于 第一计数信号发生单元110至第三计数信号发生单元112。第一多路复用器122A至第三 多路复用器122C可以响应于控制信号CTRL而将第一计数信号发生单元110至第三计数信 号发生单元112中的一个的输出传送至第一计数信号发生单元110至第三计数信号发生单 元112中的产生后续比特的另一个。例如，在控制信号CTRL是正向信号时，正向反馈控制 部124A的输出被输入至产生更高有效位的计数信号发生单元。在控制信号CTRL是反向信 号时，反向反馈控制部124B的输出被输入至产生更低有效位的计数信号发生单元。此时， 可以防止输出被输入至相反的路线。
[0029] 在下文中，将描述根据本发明的一个实施例的操作。为了便于理解，将首先描述本 发明的实施例的构思。
[0030] 图2和图3是说明根据本发明的一个示例性实施例的计数器控制方法的图。
[0031] 图2是说明沿着正向方向执行计数的情况的概念图。第一计数信号发生单元110 至第三计数信号发生单元112通过沿着正向方向输入的选通信号而从最低有效位QO起顺 序地执行计数。具体地，第一计数信号发生单元110可以接收选通信号，并且产生最低有效 位Q0。然后，第二计数信号发生单元111可以接收第一计数信号发生单元110的输出信号 Q0,并且产生中间有效位Q1。然后，第三计数信号发生单元112可以接收第二计数信号发生 单元111的输出信号Q1，并且产生最高有效位Q2。
[0032] 根据前述操作，计数器的输出值'Q0'、'Q1'和'Q2'（最低有效位、中间有效位和最 高有效位）可以如设置为（1，〇,〇)、（〇, 1，〇)、（1，1，〇)和（〇,〇，1)的顺序增大。
[0033] 图3是说明沿着反向方向执行计数的情况的概念图。在图3中，选通信号可以沿 着反向方向输入。即，选通信号可以被输入至第三计数信号发生单元112。此时，可以从最 高有效位Q2起顺序地执行计数，并且第一计数信号发生单元110至第三计数信号发生单元 112 的输出值 Q0、Q1 和 Q2 可以是（0,0，1)、（0，1，0)、（0，1，1)和（1，0,0)。
[0034] 如上所述，本发明的实施例包括正向计数或反向计数的概念。此外，在本发明的实 施例中，可以利用控制信号来快速地产生目标计数信号。以下将详细地描述本发明的实施 例的操作。
[0035] 在下文中，将参照图4的时序图来描述根据本发明的一个实施例的操作。
[0036] 图4是说明根据本发明的一个示例性实施例的用于产生计数器输出值'111'的操 作的时序图。
[0037] 计数器电路可以通过控制信号CTRL来控制，并且计数器电路接收选通信号。此 时，控制信号CTRL可以是保证正向路线的正向信号和保证反向路线的反向信号。例如，控 制信号可以被输入作为具有逻辑电平'〇'的正向信号，以及控制信号可以被输入作为具有 逻辑电平'1'的反向信号。
[0038] 首先，输入控制部122可以在正向路线中接收选通信号并且将选通信号输出至第 一计数信号发生单元110。
[0039] 第一计数信号发生单元110可以产生并输出最低有效位Q0。
[0040] 此时，在正向路线中，正向反馈控制部124A可以被激活，而反向反馈控制部124B 可以被去激活。
[0041] 正向反馈控制部124A可以将第一计数信号发生单元110的输出输出至输入控制 部 122。
[0042] 输入控制部122可以将第一计数信号发生单元110的输出输出至第二计数信号发 生单元111。
[0043] 第二计数信号发生单元111可以产生并输出中间有效位Ql。
[0044] 经由前述操作，第一计数信号发生单元110的最低有效位QO的输出值可以为'1'， 第二计数信号发生单元111的中间有效位Ql的输出值可以为'1'。
[0045] 然后，在图4的时刻A，控制信号被激活作为反向信号，使得在反向路线中执行计 数。在反向路线中的操作如下。
[0046] 在反向路线中，反向反馈控制部124B可以被激活，而正向反馈控制部124A可以被 去激活。
[0047] 选通信号可以被输入至输入控制部122,以及被输入至第三计数信号发生单元 112。
[0048] 第三计数信号发生单元112可以产生并输出最高有效位Q2。此时，第三计数信号 发生单元112的最高有效位Q2的输出值可以为'1'。
[0049] 经由前述操作，计数器电路的输出值可以为'111'。此外，基于此的效果将在以下 详细地描述。
[0050] 将参照图5和图6来描述本发明的效果。
[0051] 图5和图6是解释根据本发明的一个示例性实施例的效果的时序图。
[0052] 参见图5,典型的计数器电路可以在选通信号以预定时间Tl输入时从最低有效位 QO至最高有效位Q3顺序地执行计数，由此输出' 111Γ。为了完成计数器值' 111Γ，选通信 号要输入16次。随着最高有效位增加1位，可以将选通信号输入两次以激活全部的比特， 诸如 '1111'。
[0053] 图6说明根据本发明的实施例的计数器电路的操作，并且是计数器电路以预定时 间T2接收选通信号以及最后输出计数器值'1111'的时序图。
[0054] 根据本发明的实施例，可以仅利用被输入7次的选通信号来产生计数器值 '1111'。参见表1，沿着正向方向将选通信号施加四次以输出'0011'，并且施加反向控制信 号（时刻A)。然后，当再次施加选通信号时，第四计数输出值'0011'变成第五计数输出值 '1011'。这是因为计数从最高有效位执行。
[0055] S卩，计数沿着反向方向开始，然后额外地将选通信号施加三次（'1011'、'0111'和 '1111'），使得可以获得计数器值'1111'。
[0056] 表 1
[0057]
【权利要求】
1. 一种计数器电路，包括： 下计数信号发生单元，适用于产生低比特； 上计数信号发生单元，适用于产生高比特；以及 控制单元，适用于响应于控制信号而确定计数路线，以及基于确定的路线来控制所述 下计数信号发生单元和所述上计数信号发生单元， 其中，在第一路线中，响应于所述低比特而产生所述高比特，以及在第二路线中，响应 于所述高比特而产生所述低比特。
2. 如权利要求1所述的计数器电路，其中，所述下计数信号发生单元和所述上计数信 号发生单元的每个包括彼此串联耦接的多个触发器。
3. 如权利要求1所述的计数器电路，其中，所述控制单元包括： 输入控制部，适用于响应于所述控制信号而将选通信号输入至所述下计数信号发生单 元和所述上计数信号发生单元中的一个； 正向反馈控制部，适用于响应于所述控制信号而将所述低比特传送至所述输入控制 部；以及 反向反馈控制部，适用于响应于所述控制信号而将所述高比特传送至所述输入控制 部。
4. 如权利要求3所述的计数器电路，其中，所述输入控制部包括： 多路复用器，适用于：响应于所述控制信号，在所述第一路线中将所述选通信号输入至 所述下计数信号发生单元，以及在所述第二路线中将所述选通信号输入至所述上计数信号 发生单元。
5. 如权利要求4所述的计数器电路，其中，所述多路复用器响应于所述控制信号而在 所述第一路线中将所述正向反馈控制部的输出输入至所述上计数信号发生单元，以及在所 述第二路线中将所述反向反馈控制部的输出输入至所述下计数信号发生单元。
6. 如权利要求3所述的计数器电路，其中，所述正向反馈控制部和所述反向反馈控制 部包括路径门。
7. -种计数器电路，包括： 多个计数信号发生单元，适用于通过对选通信号计数来产生输出信号的多个比特；以 及 控制单元，适用于响应于控制信号而将所述选通信号输入至产生所述输出信号的最低 有效位的第一计数信号发生单元、或者产生所述输出信号的最高有效位的最终计数信号发 生单元， 其中，当所述选通信号输入至所述第一计数信号发生单元时，所述控制单元经由所述 计数信号发生单元以所述第一计数信号发生单元至所述最终计数信号发生单元的第一顺 序来传送所述选通信号，以及 当所述选通信号被输入至所述最终计数信号发生单元时，所述控制单元经由所述计数 信号发生单元以所述最终计数信号发生单元至所述第一计数信号发生单元的第二顺序来 传送所述选通信号。
8. 如权利要求7所述的计数器电路，其中，所述计数信号发生单元的每个包括彼此串 联耦接的多个触发器。
9. 如权利要求7所述的计数器电路，其中，所述控制单元包括： 输入控制部，适用于响应于所述控制信号而将所述选通信号输入至所述第一计数信号 发生单元和所述最终计数信号发生单元中的一个； 用于所述第一顺序的正向反馈控制部；以及 用于所述第二顺序的反向反馈控制部。
10. -种半导体器件，包括： 单元阵列，其包括多个存储器单元组，每个存储器单元组与多个字线连接； 地址计数器，适用于响应于选通信号而产生用于选择所述字线的字线地址信号、以及 用于选择所述存储器单元组的存储区块地址信号；以及 行译码器，适用于响应于所述字线地址信号和所述存储区块地址信号而激活所述字 线， 其中，所述地址计数器响应于控制信号的第一逻辑电平而以从所述字线地址信号至所 述存储区块地址信号的第一顺序来执行计数操作，以及响应于所述控制信号的第二逻辑电 平而以从所述存储区块地址信号至所述字线地址信号的第二顺序来执行所述计数操作。
【文档编号】G11C7/18GK104517633SQ201410160563
【公开日】2015年4月15日 申请日期:2014年4月21日 优先权日:2013年10月8日
【发明者】贾东润 申请人:爱思开海力士有限公司