于一应用中取代一集成电路存储装置的方法
【专利摘要】本发明公开了一种于一应用中取代一集成电路存储装置的方法，包含：提供一个组态为与具有一第一存储装置识别码的一第一集成电路存储装置型态兼容的系统；提供一个不具有第一存储装置识别码的第二集成电路存储装置型态；组态该第二集成电路存储装置型态具有该至少部分的该第一存储装置识别码；以及将该第二集成电路存储装置型态与该系统整合。本发明公开的存储装置识别码是可编程的。在某些实施例中，多个装置识别码储存于集成电路中，且多个装置识别选择码也储存于集成电路中。
【专利说明】于一应用中取代一集成电路存储装置的方法
[0001]本申请是分案申请，母案的申请号:201110072510.6，申请日:2011年3月17日，
名称:集成电路存储装置及其取代及制造方法。
【技术领域】
[0002]本发明是关于一集成电路装置的可编程识别码，尤其是一种集成电路存储装置、于一应用中取代一集成电路存储装置的方法、及制造该集成电路存储装置的方法。
【背景技术】
[0003]每一个存储装置具有一识别码以代表一存储器的型态、密度、制造商、或甚至其它需要被系统了解的重要参数。通常而言，这些识别码是由反熔丝所储存而且是不可改变的。假如此存储装置由另一供应者或是其它型态所取代的话，此系统或是控制器或许会因为期待被取代的旧存储器的识别码而造成失效。如此会对使用另一个不同的供应者及/或其它型态来取代目前的存储器产生障碍。举例而言，将系统或是控制器更新其硬件或是软件使其具有新的识别能力是一件非常耗费金钱和时间的事。
【发明内容】
[0004]有鉴于此，本发明的一个目的是提供一种集成电路存储装置。此集成电路存储装置包含一集成电路衬底、多个应用存储单元于该集成电路衬底上、多个装置识别非易失存储单元于该集成电路衬底上、多个装置识别选择非易失存储单元于该集成电路衬底上以及控制电路。
[0005]此控制电路，其(i)进行该多个识别非易失存储单元的多个装置识别码的操作，该多个装置识别码包括多个识别该集成电路存储装置型态的位，(?)进行该多个识别选择非易失存储单元的选择数据的编程、擦除及读取操作，该选择数据自该多个装置识别码中作出区别。
[0006]在一实施例中，该控制电路，响应一装置识别码读取指令，而自该多个识别非易失存储单元读取一装置识别码，该装置识别码通过该多个识别选择非易失存储单元的该选择数据自该多个识别非易失存储单元中的其它装置识别码作出区别。
[0007]在一实施例中，该集成电路存储装置的型态通过该多个装置识别码的一装置识别码分辨，该多个装置识别码包括该集成电路存储装置的一制造商识别码。
[0008]在一实施例中，该集成电路存储装置的型态通过该多个装置识别码的一装置识别码分辨，该多个装置识别码包括该集成电路存储装置的制造数据。
[0009]在一实施例中，该集成电路存储装置的型态通过该多个装置识别码的一装置识别码分辨，该多个装置识别码包括该集成电路存储装置的产品规格数据。
[0010]本发明的另一目的为提供一种于一应用中取代一集成电路存储装置的方法，包含:
[0011]提供一个组态为与具有一第一存储装置识别码的一第一集成电路存储装置型态兼容的系统；
[0012]提供一个不具有第一存储装置识别码的第二集成电路存储装置型态；
[0013]组态该第二集成电路存储装置型态具有该至少部分的该第一存储装置识别码；以及
[0014]将该第二集成电路存储装置型态与该系统整合。
[0015]在一实施例中，该组态包括:
[0016]编程该第二集成电路存储装置型态中的多个装置识别非易失存储单元具有该至少部分的该第一存储装置识别码，如此读取该第二集成电路存储装置型态中的装置识别码操作时，自该多个装置识别非易失存储单元读取该至少部分的该第一存储装置识别码。
[0017]在一实施例中，该组态包括:
[0018]编程该第二集成电路存储装置型态中的多个装置识别选择非易失存储单元具有选择数据以自该第二集成电路存储装置型态中的多个存储装置识别码内区分出该至少部分的该第一存储装置识别码，如此读取该第二集成电路存储装置型态中的装置识别码操作时，自该多个装置识别非易失存储单元读取该至少部分的该第一存储装置识别码。
[0019]在一实施例中，该组态包括:
[0020]编程该第二集成电路存储装置型态中的多个装置识别非易失存储单元具有该至少部分的该第一存储装置识别码，如此读取该第二集成电路存储装置型态中的装置识别码操作时，自该多个装置识别非易失存储单元响应该至少部分的该第一存储装置识别码至该系统。
[0021 ] 在一实施例中，该组态包括:
[0022]编程该第二集成电路存储装置型态中的多个装置识别选择非易失存储单元具有选择数据以自该第二集成电路存储装置型态中的多个存储装置识别码内区分出该至少部分的该第一存储装置识别码，如此读取该第二集成电路存储装置型态中的装置识别码操作时，自该多个装置识别非易失存储单元响应该至少部分的该第一存储装置识别码至该系统。
[0023]在一实施例中，于该组态之前，该第二集成电路存储装置型态中的该存储装置识别码读取操作无法响应该至少部分的该第一存储装置识别码。
[0024]在一实施例中，于该组态之前，没有该第一存储装置识别码的该第二集成电路存储装置型态无法与该系统兼容。
[0025]在一实施例中，于该组态之后，该第二集成电路存储装置型态中的该存储装置识别码读取操作可以响应该至少部分的该第一存储装置识别码。
[0026]在一实施例中，于该组态之后，没有该第一存储装置识别码的该第二集成电路存储装置型态可以与该系统兼容。
[0027]在一实施例中，该第一装置识别码包括该集成电路存储装置的一制造商识别码。
[0028]在一实施例中，该第一装置识别码包括该集成电路存储装置的制造数据。
[0029]在一实施例中，该第一装置识别码包括该集成电路存储装置的产品规格数据。
[0030]本发明的再一目的为提供一种制造一集成电路存储装置的方法，包含:
[0031]提供一集成电路衬底；
[0032]提供多个应用存储单元于该集成电路衬底上；
[0033]提供多个装置识别非易失存储单元于该集成电路衬底上；
[0034]提供多个装置识别选择非易失存储单元于该集成电路衬底上；以及
[0035]提供控制电路，其(i)进行该多个识别非易失存储单元的多个装置识别码的操作，该多个装置识别码包括多个识别该集成电路存储装置型态的位，(ii)进行该多个识别选择非易失存储单元的选择数据的编程、擦除及读取操作，该选择数据自该多个装置识别码中作出区别。
[0036]在一实施例中，该控制电路，响应一装置识别码读取指令，而自该多个识别非易失存储单元读取一装置识别码，该装置识别码通过该多个识别选择非易失存储单元的该选择数据自该多个识别非易失存储单元中的其它装置识别码作出区别。
[0037]在一实施例中，该集成电路存储装置的型态通过该多个装置识别码的一装置识别码分辨，该多个装置识别码包括该集成电路存储装置的一制造商识别码。
[0038]在一实施例中，该集成电路存储装置的型态通过该多个装置识别码的一装置识别码分辨，该多个装置识别码包括该集成电路存储装置的制造数据。
[0039]在一实施例中，该集成电路存储装置的型态通过该多个装置识别码的一装置识别码分辨，该多个装置识别码包括该集成电路存储装置的产品规格数据。
[0040]在不同的实施例中，这些存储单元可以是非易失及/或易失的。
【专利附图】
【附图说明】
[0041]本发明是由权利要求范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中:
[0042]图1A及图1B显示一个典型的存储器识别码电路的实施的示意图。
[0043]图2A及图2B分别显示许多不同实施例的示意图及流程图。
[0044]图3A及图3B显示其它实施例的示意图。
[0045]图4显示如何提取及更新存储装置识别码选取位的流程图。
[0046]图5显示如何重新提取及更新存储装置识别码选取位的流程图。
[0047]图6显示一范例的可变存储装置识别选择码及可变存储装置识别码的应用。
[0048]图7显示根据本发明一实施例的集成电路的简化示意图。
[0049]【主要元件符号说明】
[0050]750:集成电路
[0051]700:具有应用数据的非易失存储单元
[0052]752:具有装置识别码的非易失存储单元
[0053]754:具有选择数据的非易失存储单元
[0054]701:列译码器
[0055]702:字线
[0056]703:行译码器
[0057]704:位线
[0058]705、707:总线
[0059]706:感测放大器/数据输入结构
[0060]709:编程、擦除及读取调整偏压状态机构
[0061]708:偏压调整供应电压
[0062]711:数据输入线
[0063]715:数据输出线
【具体实施方式】
[0064]一非易失存储单元(例如快闪存储装置)可以在即使是没有电源时依旧不会使所储存的数据遗失。不同的实施例中使用非易失存储单元来储存识别码，且可以通过编程或擦除如此的阵列数据加以更新。在此情况下，存储器识别码是可编程的且可以针对预期不同存储器识别码的不同系统加以灵活地调整。否则，不同的系统就会需要破坏性及昂贵的改变才能为不同存储装置的安置一个所需新的识别码。
[0065]图1A及图1B显示一个典型的存储器识别码电路的实施的示意图。在图1A中，一识别存储单元重复地出现于一阵列结构中，且数据是以字节模式或是字符模式输出。识别存储单元的更详细的示意图显示于图1B中，且包括依赖一金属层的连接与通过N型金属氧化物半导体晶体管拉下输出位线BL至地的晶体管，或是替代地通过P型金属氧化物半导体晶体管微弱拉高输出位线BL保持在供应电压(Vdd)。因此，一存储装置的识别码可以通过修改此存储装置的金属层而改变。然而，如此的实施方式是较没有弹性的，因为其需要对不同的存储装置识别码改变金属层的掩模，而且需要在制造时就必须决定此存储装置的识别码(所以无法于制造后修改此存储装置的识别码)。
[0066]图2A及图2B分别显示许多不同实施例的示意图及流程图。在图2A中，每一个存储装置识别码位具有与串联的拉下NMOS晶体管连接，而对此串行中一特定位位置的每一个NMOS晶体管是由不同存储装置识别码选择的相同特定位位置所选择。此NMOS晶体管的上方列读取存储装置识别码IDO所有的位位置，而且此NMOS晶体管的下方列读取存储装置识别码IDl所有的位位置。举例而言，此串联NMOS晶体管的最左者对应输出存储装置识别码位ID7，且在此串行之内，此较高的NMOS晶体管由存储装置识别码IDO的位位置ID7选取，且此较低的NMOS晶体管由另一存储装置识别码IDl的位位置ID7选取。介于较高的NMOS晶体管与较低的NMOS晶体管之间的点在不同实施例中代表，此电路可以客制化为具有一特定数目的存储装置识别码，例如一不同数目的列。此外，此电路也可以客制化为在每一个存储装置识别码内具有一特定数目的位位置，例如一不同数目的行。
[0067]不同存储装置识别码选择是储存在一非易失存储器且在电源启动读取时提取进入缓存器中。对一特定位位置而言，假如任何存储装置识别码(例如存储装置识别码IDO或IDl)是逻辑高电平时，则此位位置的拉下晶体管路径是开启的。在此情况下，此集成电路可以根据一个或多个储存于一个或多个非易失存储单元中的存储装置识别码选择位来输出多重存储装置识别码所选取之一者。图2B显示提取存储装置识别选择码过程的流程图，且之后在电源启动读取时提取由存储装置识别选择码所选取的存储装置识别码。在电源启动读取的步骤11之后，步骤13自非易失存储单元提取存储装置识别选择码。在步骤15，使用此存储装置识别选择码来选取多重存储装置识别码之一。然后，在步骤17，将所选取的存储装置识别选择码输出。
[0068]图3A及图3B显示其它实施例的示意图。图3A是存储装置识别码缓存器阵列结构。不同存储装置识别码的缓存器是由不同的致能信号(EN#)来致能，且输出至数据总线IDO?ID7，而其它存储装置识别码的缓存器由于没有接收此致能信号仍保持关闭。图3B显示一范例单元识别缓存器的示意图，其具有一"Load(提取)"信号以将读取自非易失存储单元的存储装置识别码栓锁且此致能信号"EN"设定此栓锁启动。因为存储装置识别码储存并从非易失存储单元中提取，此存储装置识别码可以通过编程或擦除此存储单元来修改。
[0069]图4显示如何提取及更新存储装置识别码选取位的流程图。在步骤21，发出一即将被编程的存储装置识别选择码。此编程存储装置识别选择码的操作在步骤23开始。在步骤25的验证程序，会决定编程成功或失败。假如判断是编程失败，则会在步骤27决定是否已达到最大的编程尝试次数。假如尚未达到最大的编程尝试次数，则重新回到步骤23再次进行编程操作。假如已经达到最大的编程尝试次数，则在步骤29决定编程操作失败。假如在步骤25判断是编程成功，则此算法会继续前进至步骤31进行电源开启读取。此存储装置识别选择码会在步骤33提取进入非易失存储单元。具有存储装置识别选择码之后，在步骤35会选取一存储装置识别码。由存储装置识别选择码所识别的此存储装置识别码然后在步骤37输出。
[0070]图5显示如何重新提取及更新存储装置识别码选取位的流程图。在步骤41，发出一即将被编程的存储装置识别选择码。此编程存储装置识别选择码的操作在步骤43开始。在步骤45的验证程序，会决定编程成功或失败。假如判断是编程失败，则会在步骤47决定是否已达到最大的编程尝试次数。假如尚未达到最大的编程尝试次数，则重新回到步骤43再次进行编程操作。假如已经达到最大的编程尝试次数，则在步骤49决定编程操作失败。假如在步骤45判断是编程成功，则此算法会继续前进至步骤51进行电源开启读取。此存储装置识别选择码会在步骤53提取进入非易失存储单元。此存储装置识别码然后在步骤55输出。
[0071]图6显示一范例的可变存储装置识别选择码及可变存储装置识别码的应用。在步骤61提供一个组态为与具有第一存储装置识别码的第一集成电路存储装置型态兼容的系统。此兼容性的范例为，此系统探询第一集成电路存储装置型态，且在自第一集成电路存储装置型态接收第一存储装置识别码之后，此系统会进行正常的操作。在步骤63提供一个不具有第一存储装置识别码的第二集成电路存储装置型态。在此时，因为第二集成电路存储装置型态并不具有第一存储装置识别码，此系统并没有组态为与第二集成电路存储装置型态兼容。虽然是缺乏兼容性，此系统或许仍可以与第二集成电路存储装置型态搭配。举例而言，此系统可以组态为中断正常操作，假如系统探询第二集成电路存储装置型态时并未如预期般得到第一存储装置识别码的话。没有目前所描述技术的话，如此的系统就必须修改及更新以接受与第二集成电路存储装置型态相关的不同存储装置识别码。在步骤65，此第二集成电路存储装置型态被组态为至少具有一部分的第一存储装置识别码，最少是具有系统所预期继续正常操作的第一存储装置识别码部分。如此的组态称为更新第二集成电路存储装置型态的可变存储装置识别选择码及/或可变存储装置识别码。在步骤67，此第二集成电路存储装置型态与系统整合。如此的整合可以在第二集成电路存储装置型态的组态之前或之后发生。
[0072]图7显示根据本发明一实施例的集成电路的简化示意图。其中集成电路750包括使用具有应用数据的非易失存储单元700、具有装置识别码的非易失存储单元752以及具有选择数据的非易失存储单元754，利用此处所描述的方式实施于一个或多个存储阵列中。一列译码器701与沿着存储阵列列方向安排的多条字线702耦接。行译码器703与沿着存储阵列行方向安排的多条位线704耦接以对自阵列的存储单元进行读取及编程数据的操作。地址是由总线705提供给行译码器703和列译码器701。方块706中的感测放大器与数据输入结构经由数据总线707与行译码器703耦接。数据由集成电路750上的输入/输出端口提供给数据输入线711，或者由集成电路750其它内部/外部的数据源，输入至方块706中的数据输入结构。在本实施例中所使用的控制器是使用了偏压调整状态机构709，并控制了由电压供应源或是方块708产生或提供的偏压调整供应电压的应用，例如读取、擦除、编程、擦除验证和编程验证电压。该控制器可利用特殊目的逻辑电路而应用，如本领域技术人员所熟知。在替代实施例中，该控制器包括了通用目的处理器，其可使于同一集成电路，以执行一计算机程序而控制装置的操作。在又一实施例中，该控制器是由特殊目的逻辑电路与通用目的处理器组合而成。
[0073]不同实施例使用不同形式的存储装置参数例如识别码、型态、密度、规格等等。
[0074]根据本发明实施例的此可编程识别码方法和装置并不局限于在存储器应用，且可以应用于其它提供具有弹性内容数据的电路。
[0075]除了非易失存储器之外，本发明也可以使用于熔丝或是金属层选取连接型态的装置中。储存元件可以是任何型态的媒介例如是存储单元、熔丝或是金属层选取连接等。
[0076]虽然本发明系已参照实施例来加以描述，然本发明创作并未受限于其详细描述内容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为本领域技术人员所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是意欲落在本发明于随附权利要求范围及其均等物所界定的范畴之中。
【权利要求】
1.一种于一应用中取代一集成电路存储装置的方法，包含: 提供一个组态为与具有一第一存储装置识别码的一第一集成电路存储装置型态兼容的系统； 提供一个不具有第一存储装置识别码的第二集成电路存储装置型态； 组态该第二集成电路存储装置型态具有该至少部分的该第一存储装置识别码；以及 将该第二集成电路存储装置型态与该系统整合。
2.根据权利要求1所述的方法，其中该组态包括: 编程该第二集成电路存储装置型态中的多个装置识别非易失存储单元具有该至少部分的该第一存储装置识别码，如此读取该第二集成电路存储装置型态中的装置识别码操作时，自该多个装置识别非易失存储单元读取该至少部分的该第一存储装置识别码。
3.根据权利要求1所述的方法，其中该组态包括: 编程该第二集成电路存储装置型态中的多个装置识别选择非易失存储单元具有选择数据以自该第二集成电路存储装置型态中的多个存储装置识别码内区分出该至少部分的该第一存储装置识别码，如此读取该第二集成电路存储装置型态中的装置识别码操作时，自该多个装置识别非易失存储单元读取该至少部分的该第一存储装置识别码。
4.根据权利要求1所述的方法，其中于该组态之前，该第二集成电路存储装置型态中的一存储装置识别码读取操作无法响应该至少部分的该第一存储装置识别码。
5.根据权利要求1所述的方法，其中于该组态之前，没有该第一存储装置识别码的该第二集成电路存储装置型态无法与该系统兼容。
6.根据权利要求1所述的方法，其中于该组态之后，该第二集成电路存储装置型态中的一存储装置识别码读取操作能够响应该至少部分的该第一存储装置识别码。
7.根据权利要求1所述的方法，其中于该组态之后，没有该第一存储装置识别码的该第二集成电路存储装置型态能够与该系统兼容。
8.根据权利要求1所述的方法，其中该第一装置识别码包括该集成电路存储装置的制造商识别码、制造数据以及产品规格数据的至少其中之一。
【文档编号】G11C16/20GK104318958SQ201410577856
【公开日】2015年1月28日 申请日期:2011年3月17日 优先权日:2011年3月17日
【发明者】郭乃萍, 张坤龙, 陈耕晖, 谢明志 申请人:旺宏电子股份有限公司