专利名称：晶体管在低占空因数情况下工作的移位寄存器的制作方法
技术领域：
本发明涉及显示器的一种驱动电路，特别涉及一种用以将行选择线路信号加到液晶显示(LCD)的行选择线路的移位寄存器。
显示器，例如液晶显示器，由水平成行、垂直成列排列的象素矩陈构成。待显示的视频信息作为亮度(色调标度)信号加到与各列象素有关的各数据线路上。行选择线路中产生的信号依次扫描各行象素。与启动行选择线路有关的象素电容根据经相应的数据线路加到各列的亮度信号的电平充电到不同的亮度级。
非晶硅可以在低温下加工，因而这种材料是制造液晶显示器的较好工艺材料。加工温度低，这一点很重要，因为这使我们可以采用一般容易物色到的价廉的基片材料。然而，在集成外部象素驱动器中采用非晶硅薄膜晶体管(a-Si TFT)却给设计带来困难，因迁移率低，阈值电压漂移不定，而且只可制得N型金属氧化物半导体(N-MOS)增强型晶体管。
选择线路的驱动电路最好直接在同一个基片上制取，而且与液晶元件同时制取。美国专利5,222,082介绍了驱动行选择线路的周知的那一种扫描或移位寄在器，可与液晶显示结合起来。寄存器的输出部分设计成可由若干TFT构成的推挽放大器。某给定行不选用时，推挽放大器的下拉TFT导通，以便将适当的阻抗加到非选用行的行线路导线上。
各行线路导线在大部分更新周期或帧时间期间是不选用的。因此，各下拉TFT在大部分时间或选用该行的时间以外是导通的。第二开关TFT将开关电压加到下拉TFT的栅极端。为减小第二开关TFT超载的可能性，最好将驱动电压加到下拉TFT的栅极端的第二开关TFT的占空因数缩短。
体现出本发明的一个方面的移位寄存器包括一个有多个移相时钟信号的信号源和多个级联级。其中一个指定的级联级包括一个维挽放大器的第一晶体管，它响应诸时钟信号的第一时钟信号在该指定的级联级的输出端产生输出脉冲。在有相对于第一时钟信号移相的时钟信号出现时，输入部分响应在第二级联级输出端产生的输出脉冲。于是第一晶体管的控制极产生控制信号。该控制信号调控第一晶体管使其在第一时钟信号出现有效工作电平时在该指定级联级产生输出脉冲。推挽放大器的第二晶体管耦合到该指定级联级的输出端，以便将该输出端箝位在输出脉冲不起有效工作用的电平。第三开关晶体管则响应该指定的级联级下游的一个级联级的输出脉冲将控制信号加到第二晶体管上。
图1说明有多个级联级的移位寄存器的方框图。
图2说明体现本发明的一个方面、可用于图1的移位寄存器中的移位寄存器级的原理图。
图3a至图3d是出现在图1采用图2所示各移位寄存器级的各节点的输出信号和相应时钟信号的相对时间图。
图4说明体现本发明的一个方面、补偿图2电路阈值电压变化的方案。
图5的曲线用以说明图4电路的工作过程。
图2说明图1移位寄存器100第n级的一个实例。图1的移位寄存器100驱动液晶显示器矩阵的行选择线路118(图1中未示出)。移位寄存器100中，各级n-1、n、n+1和n+2彼此按级联接法耦合。某给定级的输出信号耦合到图2第n级的输入端12。为举例说明，这里只图解地示出四级n-1、n、n+1和n+2，而链式寄存器100的总级数n实际上还要大一些。移位寄存器100可以叫做“走步1”(walking one)移位寄存器。这是因为在视频帧时间期间，“真值”(TRUE)状态传遍整个寄存器100。
图1的时钟脉冲发生器101产生三相时钟脉冲信号(时钟脉冲信号c1、c2和c3)，其波形分别如图3d、图3c和3b所示。图3a信号OUTn-1的脉冲是时钟脉信号c3的脉冲加到图1的第n－1级上时产生的。图1、图2和图3a至图3d中类似的符号和编号表示类似的元件或功能元件。
图1的信号OUTn-1在图2第n级的输入端12产生。处于高电平的信号OUTn-1经图2作为开关工作的晶体管18耦合到端子18a，以便产生控制信号P1。时钟脉冲信号C1即将出现之前，端子18a处的信号P1由经电容器31加到端子18a的时钟脉冲信号通过自举操作提高到更高的电位。耦合到第n级的输入端12的第n-1级的信号OUTn-1还耦合到晶体管21的栅极。晶体管21的漏极经端子21a耦合到晶体管19的栅极，并耦合到下拉晶体管17的栅极，因而两晶体管19和17都不导通。
信号P1的“高”电平暂时储存在电极间电容(图中未示出)和电容器30中。信号P1在输出晶体管16的栅极产生，调节着输出晶体管16，使其导通。端子18a处于高电平时，图3d的时钟脉冲信号c1经晶体管16耦合到输出端13。电极间寄生电容CP有助于端子18a处电位的自举，给晶体管16提供额外的驱动电势。于是寄存器n的输出端13产生输出脉冲信号OUTn。在此期间，下拉晶体管17因晶体管21工作而不导通，因而这时对信号OUTn没有影响。
第n级的信号OUTn加到图1下一级n＋1的输入端。第n＋1级的工作情况与第n级类似，只是不采用第n级的时钟脉冲信号c1而采用时钟脉冲信号c2来使相应的晶体管导通。时钟脉冲信号c1达到不能有效工作的“低”电平时，晶体管16仍然导通，直到信号P1进入低电平为止。第n级的信号OUTn在时钟脉冲信号c1处于低电平时因通过晶体管16的放电而变为低电平。
晶体管25耦合在端子18a与基准电位VSSI之间的漏极/源极导通通路在晶体管25导通时足以使上拉晶体管16截止。第n级的晶体管25，其栅极耦合到图1链路中下一第n＋2级的输出端，且由输出信号OUTn+2控制。信号OUTn＋2在寄存器100中脉冲传播通路的下游产生。
信号OUTn+2的脉冲与图3b时钟脉冲信号c3同时出现。信号OUTn+2的脉冲促使图2的晶体管25使端子18a处的上述电极间电容CP放电。晶体管25将端子18a处的信号箝位在能防止晶体管16在出现时钟脉冲信号c1的下一个脉冲时产生信号OUTn的任何另一个脉冲。
按照本发明的特点，信号OUTn+2的脉冲还耦合到TFT晶体管20的栅极上，以便使晶体管20导通。晶体管20将电压VDD加到端子21a上，以便使晶体管17和19导通。这样，晶体管20只有在从例如560行选取一行的过程中导通。因此，晶体管20只在很低的占空因数中导通。结果，晶体管20受到的应力不大，从而减小其阈值电压漂移，同时延长了其使用寿命。
在信号OUTn+2的脉冲之后，晶体管20截止。但耦合到晶体管17和19的栅极的电容器32在晶体管20工作时储存电荷。储存在电容器32中的电荷使晶体管17和19保持导通，直到下一个扫描周期为止，这时端子12处的信号促使晶体管21导通，从而使晶体管17和19截止。电容器32还对端子12处的信号起滤除噪声作用。
晶体管17只要导通就作为下拉晶体管工作，将适当的阻抗加到端子13上。因此，晶体管17起吸收电流i17的作用。这里有这样的好处，即晶体管17漏极/源极阻抗低得足以使行选择线路上的高电平放电，此外低得应足以吸收从LCD矩阵各列线路耦合到行选择线路的任何寄生电流。若晶体管17不把寄生电流分散开，这些电流产生的电势可能会大得足以在以后寄存阶段造成误选择。这样，晶体管17的阈值电压只要在整个工作寿命期间没有大幅度增加就可以避免误选择。晶体管19导通时有这样的好处，即可以防止时钟信号c1和c3促使晶体管16导通。
例如，在图1寄存器100的各输出端有脉冲时，信号OUTn+2的脉冲在大约16.6毫秒的帧扫描时间只出现一次。因次有这样的好处，即图2第n级经转换的晶体管18、16、20和25没有一个因所加的偏压而在各帧扫描时间里导通的时间超过1个时钟周期。另一方面，晶体管17和19上所加的偏压都使其在帧扫描的大部分时间继续导通。可能最好是降低加到晶体管17和19上的电压，因为这个电压会促使晶体管17和19的阈值电压提高，并使其吸收电流有能力下降。
为减小晶体管17和19中的应力，在晶体管17的栅极上形成的电压其电平高于晶体管17阈值电压的幅度在使用寿命开始时不应大于例如2伏。由于晶体管17的阈值电压VTH因应力而升高，因而最好应这样补偿阈值电压VTH中的这种升高，使晶体管17和19的导电能力在整个使用寿命期间基本上保持不变。
控制晶体管17和19导通的可变化电压VDD最好使将其调高时在使用寿命期间跟随晶体管17和19中和阈值电压漂移，这样做有好处。电压VDD的变化可以防止晶体管17的导通能力因其电压VTH的阈值电压漂移而下降。
图4示出了产生图2和图4的电压VDD的阈值电压漂移补偿电路40。除TFT 199例外，电路40的电路元件都与图1的移位寄存器100分开形成，这样可以使电路40的所有其它晶体管采用单晶晶体管而不采用TFT。TFT 199与图1的移位寄存器100在LCD的玻璃上一起形成，用来检测TFF中的任何阈漂移。
电路40中，P型MOS晶体管41与电阻器42串联连接，供在晶体管41中产生预定的恒定控制电流用。晶体管43以电流反射镜结构形式耦合到晶体管41上。因此，晶体管41电流反射镜控制着晶体管43中的电流i43。电流i43耦合到串联耦合的三个N型晶体管，即晶体管44、晶体管45和TFT 199。由于有电流i43，跨过串联电路在端子46产生阈电压补偿电压46a。
TFT 199的栅极耦合到其漏极上。因此，TFT 199两端的源极/漏极电压V199等于TFT 199的源极/栅极电压。TFT 199两端的栅极/源极电压V199形成电压46a第一部分。电压V199表示晶体管199的阈值电压。由于TFT199的阈值电压变化特性曲线与图2晶体管17的类似，因而电压V199也表示晶体管199的阈值电压VTH。为便于设计，TFT199取较大的晶体管。因此电压V199是采用大于流经晶体管17电流的电流i43产生的。当由于应力而使图2晶体管17中的阈值电压VTH升高时，图4的电压V199由于特性曲线和应力类似而也相应地升高。
与TFT199串联耦合的各晶体管44和45，其栅极耦合到其漏极，且其基片端经导线8耦合到基准电平G。晶体管44和45中产生的电压46a一部分与电压V199相加产生电压46a。这样就使电压46a比电压V199大2伏左右。电压V199大致等于图2晶体管17的阈值电压VTH，且在电压VTH升高时升高。
电压46a耦合到增益等于1的非反相放大器上，供产生等于电压46a的电压VDD。电压VDD通过图2的晶体管20施加，以改变晶体管17信号P2的电压电平。
上述由图4的晶体管44和45产生的例如2伏电压差是在LCD开始工作时达到的。在工作期间，晶体管199的阈值电压升高。为保持导通能力与图2晶体管17的相同，可能最好使电压46a增加的幅度在于电压V199增加的幅度。
基片的偏压最好如上述那样小于各晶体管44和45的源极电压。电压V199升高促使各晶体管44和45中产生沟道调制。沟道调制是通过提高源极/基片电压达到的。于是各电阻器44和45的电阻率随电压V199的升高一起增加。这有这样的好处，即电压46a以非线性的方式升高。电压46a的升高幅度成比例地大于晶体管44和45作为线性电阻器或简单的电平移位电路工作时的升高幅度。这样，有这样的好处，晶体管17的导电性即使在其阈电压VTH升高时也保持相当稳定。
图5示出了源极/漏极电压维持在低于50毫伏时晶体管17所能吸收的电流i17的大小。从图5中可以看到，电流i17变化率在电压VTH相应变化10伏左右时小于5％。
权利要求
1.一种移位寄存器，包括一个信号源，由多个相移时钟脉冲信号组成；多个级联级，其中所述多个级联级的某一指定的级联级包括推挽放大器的第一晶体管和第二晶体管，第一晶体管响应所述时钟脉冲信号的第一时钟脉冲信号在所述指定级联级的输出端产生输出脉冲，第二晶体管耦合到所述指定级联级的所述输出端，供将所述输出箝位在所述输出脉冲不起有效工作作用时的电平；所述其中一个级联级的特征在于一个输入部分，当相对于所述第一时钟信号移相的时钟脉冲信号出现时，响应在所述各级联级的第二级联级的输出端产生的输出脉冲，在所述第一晶体管的控制电极产生控制信号，所述控制信号在所述第一时钟信号出现有效工作电平时调节所述第一晶体管，以产生所述指定级联级的所述输出脉冲；第三开关晶体管，响应所述指定级联级下游级联级的输出脉冲将控制信号加到所述第二晶体管上。
2.如权利要求1所述的移位寄存器，其特征还在于，所述控制信号调节所述控制晶体管导通，以箝位所述输出。
3.如权利要求2所述的移位寄存器，其特征在于，所述指定级联级下游的级联级的所述输出脉冲在低占空因数下使所述第二晶体管导通，且所述第二晶体管在电容中储存的电荷促使所述第一晶体管在高占空因数下导通。
全文摘要
一种供扫描液晶显示器的移位寄存器，由许多级联级组成。其中一个指定的级联级由一个输入晶体管开关组成，该开关响应链式级联级上游一个级联级的输出工作。该指定级联级的输出脉冲是在推挽放大器的上拉晶体管中产生的。第三晶体管响应该指定级联级下游的一个级联级的输出信号将控制信号加到下拉晶体管的栅极，使下拉晶体管导通。
文档编号G11C19/00GK1135625SQ96102950
公开日1996年11月13日 申请日期1996年3月5日 优先权日1995年3月6日
发明者R·I·A·哈克 申请人:汤姆森多媒体公司