专利名称：用于磁记录/重放设备的数字信号检测器的制作方法
技术领域：
本发明涉及在数字磁记录/重放设备中用于译码记录信号的数字信号检测器，尤其涉及从重放信息中译码原始数据的数字信号检测器。
在局部响应系统中，输入数字信号是通过磁记录/重放部分作为三态信号被输出的，并且该输出信号由于记录/重放部分和噪音而失真。ViTerbi算法，即最大似然序列估计量，作为一种方法用于从失真信号中检测和译码其原始信号。虽然这种方法在信号检测中显示了良好的性能，但硬件的体积大于阈值检验方法的情况。同时，阈值检验方法尽管具有更为简单的结构，但在信号幅值失真的系统中性能较差。
图1表示采用了使用阈值电平来检测信号幅值方法的常规数字信号检测器。其中数字信号检测器包括一个用于把一个输入信号转变成具有不归零的变换器(non-return-to-zero-inverter)(NRZI)波形形状的信号的前置编码器(precoder)10；一个用于记录前置编码器10转换的信号并重放该所记录信号的记录/重放部分12；一个用于补偿从记录/重放部分12输出的一个信号的幅值失真的线性补偿器14；一个用于把从线性补偿器14来的输出信号的幅值限制到一个预定电平的限制器16；和一个用于比较从限制器16输出的三态信号与一个预定的阈值电平信号并通过比较结果值来检测数字信号的阈值检测器18。
表示在图1中使用阈值电压的数字信号检测器运行如下首先，输入信号由前置编码器10进行预编码，然后在记录/重放部分12中被记录和重放。从记录/重放部分12输出的重放信号经重放放大器(图中没有标出)放大。线性补偿器14补偿由噪音和重放放大器输出信号的记录/重放部分性能产生失真的幅值和相位分量。由线性补偿器14输出的补偿信号幅值被限制器16确定。
为了译码信号，将限制器16输出的三态信号同阈值电平+A/2和-A/2进行比较。即，如果重放的输入信号大于+A/2或小于-A/2，则其被确定为“1”；但如果它处于这些阈值电平之间，则其被设为“0”。这里，“A”代表输入信号的电压电平。
上述使用阈值电平的常规数字信号检测器具有简单的电路结构，并且通过简单比较来检测信号。这样的设备适合于在相对低的记录密度和良好的记录/重放部分性能下使用。然而，在使用高密度记录的短波长系统中，信号幅值在频域上严重失真，并且记录/重放部分的性能恶化，降低了系统的性能。
为了解决上述问题，本发明的目的是提供一种数字信号检测器，该检测器为了补偿由记录/重放部分特性导致的信号失真，通过利用信号间关系(即局部响应特性)校正信号，并且在一个积分器中使用限制器限制了校正信号，由此改善了重放的信号检测。
为了实现上述目的，本发明提供了一种用于磁记录/重放设备的数字信号检测器，其包括一个把输入数字信号转换成不归零交换器(NRZI)波形信号的前置编码器；一个用于记录前置译码器输出信号和重放该记录信号的记录/重放部分；一个用于补偿由记录/重放部分重放的信号的幅值失真的线性补偿器；一个通过使用信号的关系来修正线性补偿器输出信号的信号修正器；一个用于积分经信号修正器修正的信号的积分检测器；及一个用于将经积分检测器积分的信号译码成其原信号的前置译码器。
在按照本发明的信号修正器中，如果现在和以前的值都是正的，则二者较小的校正为“0”；而如一个负的信号值跟随着另一个负值，则二者较大的校正为“0”，其中使用了由记录/重放部分的微分特性的信号间的关系。
此外，按照本发明，信号修正器包括一个用于比较输入信号和0信号的第一比较器；一个用于比较输入信号和延迟了延迟时间(1T)的输入信号的第二比较器；用于将第一比较器输出的信号同延迟了1T的输出信号逻辑地结合并输出与(AND)结果和或(OR)结果的第一逻辑装置；一个用于根据一个第一控制信号，从输入信号和0信号中选择一个信号的第一开关；一个用于根据一个第二控制信号，从0信号和第一开关输出并延迟1T的信号中选择一个信号的第二开关；及用于根据第一逻辑装置和第二比较器的输出，产生第一和第二控制信号的第二逻辑装置。
按照本发明，第一逻辑装置包括一个第一AND(与)门，用于接受第一比较器的输出和其1T延迟输出；及一个用于接收第一比较器的输出和其1T延迟输出的NOR(或非)门。
按照本发明，第二逻辑装置包括一个第二AND(与)门，用于将第二比较器的输出同第一逻辑装置的与(AND)运算输出逻辑地结合起来，并输出结果值；一个第三AND(与)门，用于将第二比较器的反向输出和第一逻辑装置的或(OR)运算输出逻辑地结合起来，并输出结果值；第四个与(AND)门，用于将第二比较器的输出同第一逻辑装置的或(OR)运算输出逻辑地结合起来，并输出结果值；一个第五与(AND)门，用于将第一逻辑装置的与(AND)运算输出同第二比较器的反向输出逻辑地结合起来，并输出结果值；一个第一或(OR)门，用于将第二和第三与(AND)门的输出逻辑地结合起来，并输出结果值；一个第二或(OR)门，用于将第四和第五与(AND)门的输出逻辑地结合起来，并输出结果值。
按照本发明，积分检测器包括一个加法器，用于将信号修正器输出的信号和以前被积分的信号进行累积和叠加；一个限制器，用于限制加法器输出信号的积分值在0和1值之间，以降低信号积分误差，并输出受限制的信号；一个存贮器，用于保存限制器输出的信号，并向所述的加法器输出存贮的信号；及一个第三比较器，用于把限制器输出的信号同某一阈值相比较，并且如果限制器输出的信号值大于阈值，则输出1信号，而如果前者小于后者，则输出0信号。
参照附图，通过详细描述最佳实施例，上述目的和本发明的优点将会变得更为明白，在附图中图1是表示常规数字信号检测器的方块图；图2是表示本发明数字信号检测器的方块图；图3表示一个非归零变换器(NRZI)系统，该系统在图2所示模型中表示前置编码器和记录/重放部分；
图4是图2所示信号修正器的详细电路图；图5是图2所示积分检测器的详细电路图；及图6是图2所示前置译码器的详细电路图。
图2表示一个按照本发明的数字信号检测器。在记录/重放部分记录和重放数字信号的方法中，一个积分检测器22通过把输入二进制数据转换成非归零变换器(NRZI)信号，以便以在磁带上记录经转换的信号并且重放该记录的信号以便检验它的原始信号，来检测信号。
图2所示的数字信号检测器包括一个前置编码器10，用于把输入数字信号转换成非归零变换器(NRZI)波形信号，并输出结果；一个记录/重放部分12，用于记录和重放前置编码器10输出的非归零变换器(NRZI)信号；一个线性补偿器14，用于补偿由记录/重放部分12重放的失真信号幅值；一个信号修正器20，用于校正线性补偿器14输出的信号；一个积分检测器22，用于积分信号修正器20输出的信号；及一个前置译码器24，用于把由积分检测器24输出的信号译码成它的原始信号。
图3表示一个非归零变换器(NRZI)系统，该系统作为一个例子表示前置编码器10和记录/重放部分12。
在图3的非归零变换器(NRZI)系统中，参考号30和32分别代表表示信号延迟的存贮单元，参考号34代表一个加法器，及参考号36代表一个“异”(exclusive-OR)门。
“异”门36，接收一个输入数字信号Ak和一个把前置编码器10输出的信号Bk延迟一个符号空间而产生的信号Bk-1，对输入信号进行预编码，然后输出一个Bk信号。然后输出信号Bk经具有记录/重放部分特性(1-D)的记录/重放部分12作为信号Ck被输出。
在下文中参考图2和图3给出详细的描述。
在图2所示设备中，经过记录具有用于高密度记录的短波长的信号，使得信号幅值出现失真，并且对这种重放时的失真的补偿由线性补偿器14来完成。在记录/重放部分12中重放的信号和它前面的信号(延迟1T，其中T代表一个延迟时间)由于记录/重放部分12的微分特性而相互干涉，但也是相互联系的。即，如果被重放信号表示1，那么下一个信号必须是0或-1信号。类似地，-1信号后面一定跟随着0和1信号。所以，去除0信号条件，则1信号必须跟随着-1信号，而-1信号必须跟随着1信号，这样1和-1信号是交替出现的。所以，如果1信号跟随着1信号或-1信号跟随着-1信号，则可以确定记录/重放部分产生了错误。例如，假设(+1，0，0，-1)信号被一个理想记录/重放部分重放，并且(+1，+0.56，-0.56，-1)信号被本系统重放，使用±0.5电平阈值检测器的常规数字信号检测器将检测重放信号为(1，1，1，1)，这意味着出现了两个错误。所以，图2中表示的信号修正器20校正一个信号值以补偿这样一种信号失真分量，因此出错的可能性被降低，这样整个系统的性能得到改进。
图4是信号修正器20的详细方块框图，一个输入信号Ck’从线性补偿器14得到，并且输出信号Ck”提供给积分检测器22。图4的信号修正器包括第一和第二开关400和402，第一和第二比较器404和406，延迟元件426，428和430，及第一和第二逻辑装置432和434。这里，第一和第二开关400和402按照逻辑装置产生的第一和第二控制信号操作。
基本上，信号修正器20通过使用记录/重放部分的局部响应特性来由校正记录/重放部分12重放的信号；即，交替重复+1和-1信号，这样，如果在记录/重放部分的重放信号的当前值是正的，则它的下一个值不会是正的，而且对负信号值也是一样的。
首先，把Ck’信号输入给第一开关400的两个输入之一。同时，Ck’信号也被送入第一比较器404的正输入以便同“0”电平值作比较和送到第二比较器406的负输入以便同1T延迟输入信号作比较。
此外，第一比较器404的输出信号和其1T延迟输出信号通过第一与(AND)门408逻辑相乘，并通过一个或非(NOR)门410逻辑相加，然后输出经逻辑运算的信号。
第二比较器406和第一与(AND)门408的输出通过第二与(AND)门412逻辑相乘，然后输出。第二比较器406或非(NOR)门410的输出通过第四与(AND)门416逻辑相乘，然后输出。
第二比较器406的经反向器424输出的反向输出和第一与(AND)门408的输出在第三与(AND)门418中被逻辑相乘。
第二比较器406的反向输出和或非(NOR)门410的输出在第五与(AND)门414中逻辑相乘。
第五与(AND)门414和第二与(AND)门412的输出在第一或(OR)门420中逻辑相加，然后输出到第一开关400来控制上述运算。
第三和第四与(AND)门418和416的输出也被在第二或(OR)门422逻辑相加，然后输出到第二开关402来控制上述运算。
在第一开关400中，或者0信号或者输入第一开关400的重放信号被选择，并且按照第一开关400的控制信号(即，由第一或门420输出的信号)输出。通过延迟元件430该输出信号被延迟1T，然后输出到第二开关402。
在第二开关402中，或者0信号或者第一开关400的1T延迟输出被选择，这根据第二开关402的控制信号(即，从第二或(OR)门422输出的信号)来进行。所选择的信号被输出到积分检测器作为Ck”信号。
按照这一方法，通过使用微分特性，即记录/重放部分的局部响应重放的信号的当前值被“以前和以后”(以前和现在)信号的幅值确定。例如，如果当前信号值是+0.8，而以前信号值是+0.2，则以前信号值被变成“0”值；如果当前信号值是+0.2，而以前信号值是+0.8，则当前信号值被变成“0”值。同样，如果当前信号值是-0.8，而以前信号值是-0.2，则以前信号值被变成“0”值；如果当前信号值是-0.2，而以前信号值是-0.8，则当前信号值被变成“0”。即，假设一个正的信号值，如果下一个信号值也是正的，则两值被比较，较小的值用“0”值替换；对于负的信号值跟随另一个负值的情况，则较大的值用“0”值替换。按照这种方法，信号的失真分量得到校正。
图5是图2所示积分检测器22的详细方块框图。积分检测器由一个加法器50，一个限制器52，一个第三比较器54和一个存贮器56所构成。
参照图5，输入信号Ck”在加法器50中被累加到其以前信号(它通过限制器52和存贮器56被积分)上。
当理想记录/重放部分的一个微分(differentiated)值被积分时，积分值取0或1值，但由于记录/重放部分的特性和噪音，积分值取0和1值之间的值，但偏离此值。那么，如果积分信号继续在偏离状态积分，那么最后的信号值就会存在更大的差异。所以，通过电平限制器52，积分值必须限制在0和1值之间。即，如果积分值小于0值，则它被限制到0值；如果积分值大于1值，则它被限制在1值。由电平限制器52输出的信号被反馈和保存在存贮器56中，及输入到第三比较器54。输入到第三比较器的信号同阈值电平值0.5进行比较，并且如果它小于0.5，则输出0值。否则，输出1值。
图6是图2所示前置译码器24的详细电路图，该电路由一个延迟元件60和“异”门62所组成。这里，来自积分检测器(图5)的输入信号Bk’，将同其本身产生的1T延迟信号进行“异-或”运算，然后输出一个输出信号Ak’。
正如上面描述的，在用于记录和重放数字信号的记录/重放部分输出的重放信号处于不良状态下，可通过使用由记录/重放部分局部响应(partial-response)(微分)特性产生的信号间的关系，然后利用记录/重放部分的微分分量积分校正的信号，按照本发明的数字信号检测器检测修正的信号。积分信号然后被限制，因而降低了由积分误差值累积导致的误差。所以，整个系统的性能得到改进。电路也被简化，相应地减少了硬件。
权利要求
1.一种用于磁记录/重放设备的数字信号检测器，包括一个前置编码器，用于把一个输入数字信号转换成非归零变换器(NRZI)波形信号；一个记录/重放部分，用于记录所述前置译码器输出的信号，并重放所记录的信号；一个线性补偿器，用于补偿由所述记录/重放部分重放的信号的失真幅值；一个信号修正器，用于通过使用信号的相互关系校正从所述线性补偿器输出的信号；一个积分检测器，用于积分所述信号修正器校正的信号；及一个前置译码器，用于把所述积分检测器积分的信号译码成为其原始信号。
2.根据权利要求1所述的用于磁记录/重放设备的数字信号检测器，其中，在所述的信号修正器中使用归因于所述记录/重放部分微分特性的信号关系，如果当前和以前的值都是正的，则二者较小之值校正为“0”；如果一个负的信号值后面跟着另外一个负值，则二者较大之值校正为“0”。
3.根据权利要求1所述的用于磁记录/重放设备的数字信号检测器，其中，所述的信号修正器包括一个用于比较输入信号和0信号的第一比较器；一个用于比较输入信号和被延迟一个延迟时间1T的输入信号的第二比较器；第一逻辑装置，用于将所述第一比较器的输出同延迟1T的输出信号逻辑地结合起来，并输出一个与运算结果和一个或运算结果，一个第一开关，用于根据一个第一控制信号从输入信号和0信号中选择一个信号；一个第二开关，用于根据一个第二控制信号从0信号和从所述第一开关输出并延迟1T信号中选择一个信号；及用于基于所述第一逻辑装置和所述第二比较器的输出产生所述第一和第二控制信号的第二逻辑装置。
4.根据权利要求3所述的用于磁记录/重放设备的数字信号检测器，其中，所述的第一逻辑装置包括一个用于接收所述第一比较器输出和其1T延迟输出的第一与门；及一个用于接收所述第一比较器输出和其1T延迟输出信号的或非门。
5.根据权利要求3所述的用于磁记录/重放设备的数字信号检测器，其中，所述的第二逻辑装置包括一个用于将所述第二比较器的输出同所述第一逻辑装置的与运算输出逻辑地结合起来，并输出结果的第二与门；一个用于将所述第二比较器的反向输出和所述第一逻辑装置的或运算输出信号逻辑地结合起来，并输出结果的第三与门；一个用于将所述第二比较器的输出同所述第一逻辑装置的或运算输出逻辑地结合起来，并输出结果的第四与门；一个用于将所述第一逻辑装置的与运算输出同所述第二比较器的反向输出逻辑地结合起来，并输出结果的第五与门；一个用于将所述第二和第三与门的输出逻辑地结合起来，并输出结果的第一或门；一个用于将所述第四和第五与门的输出逻辑地结合起来，并输出结果的第二或门。
6.根据权利要求3所述的用于磁记录/重放设备的数字信号检测器，其中，所述的积分检测器包括一个加法器，用于将所述信号修正器输出的信号和以前被积分的信号进行累加；一个限制器，用于把所述加法器输出信号的积分值限制在0和1值之间，以降低信号积分误差，并输出限制的信号；一个存贮器，用于存贮所述限制器输出的信号，并向所述的加法器输出存贮的信号；及一个第三比较器，用于将所述限制器输出的信号同一个阈值相比较，并且如果限制器输出的信号值大于阈值，则输出1信号，而如果前者小于后者，则输出0信号。
全文摘要
一种数字信号检测器，包括一个用于把输入数字信号转换成非归零变换器(NRZI)波形信号的前置编码器；一个用于记录从所述前置译码器输出的信号，并重放记录信号的记录/重放部分；一个用于补偿由记录/重放部分重放信号的失真幅值的线性补偿器；一个用于按照信号关系校正从线性补偿器输出的信号的信号修正器；一个用于积分由信号修正器校正的信号的积分检测器；及一个用于把由积分检测器积分的信号译码成它的原始信号的前置译码器。
文档编号G11B5/09GK1148718SQ9611021
公开日1997年4月30日 申请日期1996年6月28日 优先权日1995年10月24日
发明者张龙德 申请人:三星电子株式会社