双端口sram的时序控制电路的制作方法
【技术领域】
[0001] 本发明涉及一种半导体集成电路制造，特别是涉及一种双端口静态随机存储器 (SRAM)的时序控制电路。
【背景技术】
[0002] 双端口 SRAM能够通过两个端口分别对SRAM单元进行读写，每个端口都有对应的 一套地址总线，数据总线和控制信号。两个端口可以同时对同一地址的SRAM单元进行读 取，也能每个端口分别读取不同的SRAM单元，这两种情形的读电流大小是不一一样的，其 中两个端口同时读取同一地址的SRAM单元时的读取电流最小。如图1所示，是现有双端口 SRAM的读写示意图。位线BLA和字线WLA对应第一端口，位线BLB和字线WLB对应于第二 端口。
[0003] 当两个端口同时读取同一地址时，同一地址的MOS晶体管M102a和M102b都打开 且两者的读电流分别为MOS晶体管MlOl的电流的一半，读电流公式为以下公式（1)。当一 个地址只被一个端口读取时，同一地址的MOS晶体管M102a和M102b中只有一个打开且其 读电流等于MOS晶体管MlOl的电流，读电流公式为以下公式（2)。
【主权项】
1. 一种双端口SRAM的时序控制电路，其特征在于： 各SRAM单元结构对应的所述第一位线节点和地之间串联有第一NMOS管、第二NMOS管 和第三NMOS管，各所述SRAM单元结构对应的第二位线节点和地之间串联有第四NMOS管、 第五NMOS管和第六NMOS管； 所述第一NMOS管的栅极连接第一字线、所述第四NMOS管的栅极连接第二字线，所述第 二NMOS管的栅极连接第一脉冲信号、所述第五NMOS管的栅极连接第二脉冲信号，所述第三 NMOS管的栅极和所述第五NMOS管的栅极都连接时间控制信号； 第一时钟信号和第一地址信号从第一端口输入，第二时钟信号和第二地址信号从第二 端口输入； 所述第一时钟信号和所述第二时钟信号输入到第一脉冲产生器中分别形成所述第一 脉冲信号和所述第二脉冲信号，通过多个所述SRAM单元对所述第一位线放电产生所述第 一脉冲信号的下降沿、通过多个所述SRAM单元对所述第二位线放电产生所述第二脉冲信 号的下降沿，所述第一脉冲信号的上升沿在所述第一时钟信号的上升沿处产生，所述第二 脉冲信号的上升沿在所述第二时钟信号的上升沿处产生； 所述第一地址信号和所述第二地址信号通过地址锁存器后输入到地址比较器中进行 比较，所述地址比较器输出地址比较结果到时间控制信号产生器中，所述第一脉冲信号和 所述第二脉冲信号进行与运算后输入到所述时间控制信号产生器中，所述时间控制信号产 生器输出所述时间控制信号； 当所述第一地址信号和所述第二地址信号相同时，所述地址比较结果为1 ;当所述第 一地址信号和所述第二地址信号不相同时，所述地址比较结果为0 ; 当所述第一脉冲信号和所述第二脉冲信号的与结果为〇时，所述时间控制信号为1 ;当 所述第一脉冲信号和所述第二脉冲信号的与结果为1时，所述时间控制信号为所述地址比 较结果的反相信号。
2. 如权利要求1所述双端口SRAM的时序控制电路，其特征在于：所述第一时钟信号和 所述第二时钟信号的频率不同，相位异步。
3. 如权利要求1所述双端口SRAM的时序控制电路，其特征在于：所述地址比较器包括 多个异或门，多个或非门； 各所述异或门分别对所述第一地址信号和所述第二地址信号的各相同位进行异或运 算并输出由各位异或运算值组成的地址异或信号； 各所述或非门分别对所述地址异或信号中的二位以上进行或非运算并输出相应或非 运算结果； 对各所述或非门输出的或非运算结果进行与运算形成所述地址比较结果。
4. 如权利要求1所述双端口SRAM的时序控制电路，其特征在于：所述时间控制信号产 生器包括由第一PMOS管和第七NMOS管组成的传输门，所述第一PMOS管和所述第七NMOS 管的漏极都连接所述地址比较结果，所述第一PMOS管的栅极连接所述第一脉冲信号和所 述第二脉冲信号的与信号的反相信号，所述第七NMOS管的栅极连接所述第一脉冲信号和 所述第二脉冲信号的与信号； 所述第一PMOS管和所述第七NMOS管的源极连接在一起并通过一反相器后输出所述时 间控制信号； 所述第一PMOS管和所述第七NMOS管的源极还通过第八NMOS管接地，所述第八NMOS管的栅极连接所述第一脉冲信号和所述第二脉冲信号的与信号的反相信号。
【专利摘要】本发明公开了一种双端口SRAM的时序控制电路，单元结构对应的两条位线节点和地之间分别串联有3个NMOS管。NMOS管的栅极分别连接对应的字线、脉冲信号和时间控制信号。各脉冲信号由对应时钟信号输入到第一脉冲产生器中分别形成。地址信号通过地址锁存器后输入到地址比较器中进行比较并输出地址比较结果到时间控制信号产生器中，脉冲信号进行与运算后输入到时间控制信号产生器中并输出时间控制信号；两个地址信号相同时地址比较结果为1；不同时，地址比较结果为0；两个脉冲信号的与结果为0时，时间控制信号为1；两个脉冲信号的与结果为1时，时间控制信号为地址比较结果的反相信号。本发明能降低SRAM操作功耗且不影响读可靠性。
【IPC分类】G11C11-413
【公开号】CN104733039
【申请号】CN201510024022
【发明人】钱一骏
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年6月24日
【申请日】2015年1月19日