用于ecc保护存储器的mbist设备的制造方法
【专利摘要】公开实施MBIST设备的系统。该系统包括ECC保护存储器和用于存储器的自检的MBIST设备。MBIST设备包括经由第一路径通信地连接到所述存储器的第一访问端口，第一路径不含与嵌入式存储器相关联的ECC逻辑，并经由第二路径通信地连接到所述存储器的第二访问端口，所述第二路径包括与存储器相关联的ECC逻辑。该设备被配置为在操作的第一模式经由所述第一路径以及在第二操作模式中经由所述第二路径测试存储器。这种系统的一个优点包括重复使用，MBIST逻辑很少的额外裸片面积，已经需要对可由系统的产品制造测试(操作的第一模式)或客户执行的系统应用级测试(操作的第二模式)。
【专利说明】
用于ECC保护存储器的MB IST设备
技术领域
[0001]本公开涉及存储器领域，尤其涉及用于对错误校正码保护存储器执行存储器内建自测试的系统和方法。
【背景技术】
[0002]半导体设计和制造方法的最新进展使得电子电路不断增加的小型化。包括微处理器、通信逻辑和特别是存储器的完整系统现在可以用于单个半导体芯片。这种系统级芯片(SOC)具有以前和电路板上单独组件的高空间要求的技术多重性。
[0003]尽管，在过去，半导体芯片被逻辑功能主导，和独立的存储器由外部提供，现代集成电路日益需要在半导体芯片本身上嵌入存储器。嵌入储器可以不同尺寸和形状存在于半导体芯片，作为不同的存储器块。作为在半导体芯片上存储器集成的结果，可节省空间。另夕卜，作为消除或减少接口和速度阻碍因素(诸如，电路板)的结果，存储器存取的速度可以增加。
[0004]在系统芯片的嵌入式存储器必须非常可靠，并相应地进行测试。因此，存储器自检设备(有时也被称为“记忆内建自测试”(MBIST)设备)通常设置在具有嵌入式存储器的系统芯片，所述设备适合于在系统中提供的嵌入式存储器。该设备然后执行存储器自检，例如在对应的半导体芯片的制造之间或之后。
【发明内容】
[0005]本公开内容的一个方面提供用于存储器的存储器自检的设备(MBIST设备)，例如嵌入在半导体芯片上的存储器。MBIST设备包括第一接入端口和第二接入端口。第一接入端口被配置以在该设备的操作的第一模式中经由第一接入端口和存储器之间的第一路径测试存储器。所述第二接入端口被配置以在设备的操作的第二模式经由所述第二接入端口和存储器之间的第二路径测试存储器。第一路径中排除与所述存储器相关联的纠错码(ECC)逻辑，而第二路径包括与所述存储器关联的ECC逻辑。在各种不同的实施例中，本文中所描述的MBIST设备可以作为集成的解决方案，例如，可以提供通过部分或全部被包括在SOC或IC封装中，或通过被实施为单独备作为分立解决方案提供。
[0006]本公开内容的另一方面提供实施这样的MBIST设备的系统，例如SOC或IC。该系统包括:存储器，例如嵌入在半导体芯片上的存储器，并通过施加一个或多个ECC算法通过配置成纠正或检测在读和/或写数据到存储器的错误与所述存储器相关联的ECC逻辑电路。该系统还包括用于自检存储器的MBIST设备。该设备包括通过第一路径通信地连接到所述存储器的第一访问端口，第一路径不含与存储器相关联的ECC逻辑，经以及第二接入端口由第二路径通信地连接到所述存储器，所述第二路径包括与存储器相关联的ECC逻辑。所述设备被配置在该设备的操作的第一模式通过第一路径测试存储器。所述设备进一步配置在该设备中的操作的第二模式通过第二路径测试存储器。
[0007]如本文所用，在描述MBIST设备的特定接入端口和存储器之间的路径的情况下，本公开使用术语“路径”，该MBIST设备被配置为测试是指用于测试的通信路径，例如存储器的接入端口和存储器之间传送地址、控制和/或数据信号。
[0008]如本文所使用，描述MBIST设备的特定接入端口和存储器之间的路径包括ECC逻辑是指这样的路径，使得可在接入端口和存储器之间进行通信的地址、控制和/或数据信号遍历ECC逻辑，和ECC逻辑可作用于这些信号(S卩，存在访问端口和存储器之间的ECC逻辑)。
[0009]类似地，如本文中所使用，描述MBIST设备的特定接入端口和存储器之间的路径中排除ECC逻辑指路径，使得可在接入端口和存储器之间进行通信的地址、控制和/或数据信号不遍历可以或可以不存在在芯片上的ECC逻辑。在这样的情况下，即使该存储器设置有这样的ECC逻辑，ECC逻辑不能作用于访问端口和存储器(S卩，在访问端口和存储器之间不存在ECC逻辑)之间传递信号。
[0010]然而，本公开的另一方面涉及使用本文所述的MBIST设备的自测存储器的存储器的方法。
[0011]本公开内容的其它方面涉及计算机程序和计算机可读存储介质，优选非临时性，包括软件代码部分(即计算机可读指令)，其构造为，当由处理器或任何种类/控制器执行时执行本文所述的存储器自测试方法。
【附图说明】
[0012]为了提供本公开内容和特征和优点的更完整的理解，结合附图参考下面的描述，其中类似的参考数字表示相同的部件，其中:
[0013]图1是示出典型IC测试流的图；
[0014]图2是说明实施用于测试存储器的MBIST设备的系统的图；
[0015]图3是说明实施用于ECC保护存储器的测试的MBIST设备的系统的图；
[0016]图4是根据本公开的一个实施例，示出实施ECC保护存储器的MBIST设备的系统的图；
[0017]图5是根据本公开内容的实施例，示出实施多个ECC保护存储器的MBIST设备的系统的图；
[0018]图6是根据本公开内容的另一个实施例，示出实施ECC保护存储器的MBIST设备的系统的图；
[0019]图7是根据本公开的一个实施例，用于控制MBIST设备的方法步骤的流程图；和
[0020]图8示出根据本公开的一个实施例，示出示例性数据处理系统的框图。
【具体实施方式】
[0021]IC测试流程的基础知识
[0022]图1是示出典型IC测试流100的图。如图1所示，IC可以在多个阶段进行测试。在IC制造阶段102期间，其典型地第一阶段中，IC制造商可以通过在晶片形式执行组件而执行晶片探针测试104和/或通过测试最终封装IC而执行封装的IC测试106。
[0023]一旦封装IC组件被组装成系统，它可以在系统制造阶段110通过经历系统测试112进行测试。在阶段110，多系统测试器112可以作为子组件被集成到更高级系统执行。
[0024]—旦包含该集成电路的系统被部署在特定的最终应用中，IC可以在应用程序级阶段114测试。在该试验阶段中，IC将不得不经常执行自测试，以报告包括集成电路的电子系统的通过/失败状态，例如系统的电源接通，在图1中示为自测试(POST)电源116，和/或周期性正常操作中，在图1中作为周期性的自检118，以确保电子系统的连续正确操作。
[0025]对于应用级自测试能力的需求正在增加，由于需要电子系统的动机，以满足标准的功能安全要求，如例如ISO 26262“道路车辆-功能安全”标准或IEC 61508标准的“电气/电子/可编程电子安全相关系统的功能安全”。
[0026]利用现有的MBIST
[0027]图2是说明系统200的图，例如作为IC实现，其包括存储器202(例如嵌入式存储器202)，用于存储数据和MBIST设备204。图2还示出了其典型地也包括在系统200的数字IC逻辑206，例如通过为包括存储器202、MBIST 204和IC逻辑206的SOC的一部分，但也可替换地在系统200的外部。
[0028]该MBIST设备204被配置如下所述，以测试存储器202。然而，除了测试在图2中所示的存储器202，以MBIST 204可经配置以测试系统200中的其他存储器的类似方式，例如在图2中没有示出的其他存储器。
[0029]MBIST设备204和IC逻辑206通信地连接到存储器202，以便它们能够访问(如读或写)存储在存储器202的数据。然而，虽然当系统200的存储器202被测试时MBIST设备204存取存储器202中的数据，典型地如上述IC制造测试阶段102的一部分，当系统200在所谓的“任务模式”运行时，IC逻辑206在存储器202中的正常(即非测试)操作期间访问数据。为此，该IC逻辑206包括可以在任务模式中访问(读，写等)存储在存储器中的数据202的系统和设备。
[0030]在一个实施例中，开关矩阵208可用于连接MBIST设备204和IC逻辑206到存储器202。这样的开关矩阵可以包括任何方法，并且包括能够连接各MBIST 204和IC逻辑206到存储器202的任何设备，使得所连接的设备可以进行数据通信，包括但不限于例如一个或多个包装、项圈或多路复用器。在各种实施例中，开关矩阵可以包括在MBIST本身中或者被实现为分开元件，并区别于MBIST。
[0031]在任务系统200的操作模式中，IC逻辑206可以通过经由集成电路逻辑206和切换矩阵208之间的通信路径210和交换矩阵208和存储器202之间的通信路径212进行通信地址、控制和数据信号而访问存储器202(表示为图2中的路径“A”)。在系统200的存储器测试模式操作中，MBIST设备204可通过MBIST设备204和交换矩阵208之间的通信路径214(表示为图2中的路径“B”)以及再次开关矩阵208和存储器202之间的通信路径212通信地址、控制和数据信号而访问存储器202。
[0032]当存储器204不是ECC保护存储器时，通信路径210、212和214可以被配置为携带被宽N位的数据字(S卩，任何数据结构)。这在图2中以字母“η”所示，经由通信路径210、212和214。换句话说，当存储器204不是ECC保护存储器时，通信路径210、212和214通常被配置为具有相同的宽度(η位)。
[0033]集成电路制造商通常诸如在同一半导体芯片作为嵌入该MBIST设备被设计以测试的存储器设备204上包括MBIST设备，但它不是必需的MBIST被包含在存储器进行测试的同一集成电路。这种方法可以让他们运出给客户之前(即，在上述的IC制造测试阶段)，IC制造商开展生产内存芯片的准确、高效、经济的测试。一旦这样的存储器芯片从集成电路制造商交付给客户，客户可以使用包括在其中的MBIST设备执行的嵌入式存储器进一步测试，例如上述系统制造和/或应用程序级测试阶段的一部分。
[0034]继续使用具有ECC保护存储器的现有MBIST
[0035]需要增加可靠性的存储器系统经常使用ECC逻辑，可以应用各种ECC算法来检测和可纠正在读和/或写数据到所述存储器的错误，从而有利地增加系统的误差公差。虽然这种ECC保护存储器可在许多设置是非常有利的，该ECC逻辑的存在限制了MBIST设备的可用性的形式，因为它们是目前包括在存储器芯片上，特别是在系统和应用程序级测试阶段。使用MBIST设备以测试没有ECC保护和具有ECC保护的存储器关联的差异可以通过比较图2和3进行说明。
[0036]图3是说明实施用于ECC保护存储器的测试的MBIST的系统300的图。如图3所示，系统300可以包括存储器302、MBIST设备304、数字IC逻辑306和开关矩阵308，其分别类似于图2中所示的存储器202、MBIST设备204、IC逻辑206和开关矩阵208。因此，参考图2对元件202，204，206以及208的描述适用于图3中所示的元件302、304、306以及308，因此为了简洁不再重复。
[0037]不同于在图2中所示的存储器202，该存储器302是ECC保护存储器，因为该系统300包括经配置以应用ECC算法的ECC逻辑310，以在IC逻辑306检测和/或纠正读和/或写数据到存储器302的错误。现在描述ECC逻辑310的功能。
[0038]在任务模式中，IC逻辑306发出命令，以写入和读出η位数据字到存储器302。当IC逻辑306写入η位数据字到存储器302中，ECC逻辑310经过IC逻辑306和ECC逻辑310之间的通信路径312从IC逻辑306接收η位数据字，以及编码与被连接到η位数据字的“ρη”奇偶校验位，从而产生宽度“η+ρη”的数据值(其中，“ρη”的下标“η”代表奇偶位宽度V’为数据字宽“η”的函数)Ζ‘ρη”位的描述也可以适用于非奇偶基于纠错方法。其中附加的存储器位用于纠错表决逻辑，冗余逻辑等。宽度为“η+Ρη”的数据值是通过开关矩阵308的路径“Α”物理写入存储器302(即宽度为“η+ρη”的数据值首先从ECC逻辑310经由通信路径316传送到开关矩阵308，并然后从开关矩阵308经由通信路径314传送到存储器302)。当IC逻辑306执行读事务，第(η+ρη)位从存储器302(经由路径316和314)读取到ECC逻辑310，然后该ECC逻辑310转换读出的第(η+Ρη)位为宽度η的逻辑数据，其随后通过路径312被提供给IC逻辑306。根据由ECC逻辑310所使用的特定ECC算法和本领域中的公知，该奇偶校验位“ρη”可启用ECC逻辑310以校正在从存储器302读出的数据字的一个或多个位错误，以及检测两个或更多的位错误。
[0039]IC制造商要求在IC制造测试阶段控制和观察存储器302的每一个位单元的能力。因为ECC的纠错特性，如果ECC逻辑是在MBIST测试路径中，ECC逻辑310将干扰控制和观察在存储器的每个物理位的能力。其结果是，在采用ECC保护存储器的现有系统中，MBIST设备304由开关矩阵308连接到存储器302，使得ECC逻辑310不在MBIST测试路径。这样的结构是在图3中所示，MBIST设备304经由通信路径318连接到切换矩阵308，然后经开关矩阵308和存储器302之间的路径316被进一步连接到存储器302，ECC逻辑310被排除在MBIST设备304和存储器302之间的路径。在这样的结构，不带ECC的编码或解码，BI ST设备能够通过对物理数据宽度“η+ρη”操作来进行对物理存储器302的每一个位单元测试。
[0040]虽然在系统300中的MBIST 304在IC制造测试阶段102通过测试存储器302的每一个位单元根据需要并如预期操作，能够在IC制造的早期测试阶段被发现的错误没有不利影响系统制造测试阶段110和应用级测试阶段114，因为在该系统和应用程序级别这样的错误可已经由ECC逻辑310校正。换言之，如果在系统300中的系统和应用程序级测试中使用，MBIST设备304将产生错误的故障信息，其可受ECC逻辑310纠正，并因此不被视为“错误”，用于系统和应用水平测试和正常运行的目的。
[0041]为了克服这个问题，一种ECC校正存储器系统和应用程序级的测试的方法涉及:在嵌入式存储器的ECC保护端口上实施完全独立的附加MBIST设备。但是，这种方法需要在芯片上附加的裸片面积，从而增加产品成本的缺点。另一种方法需要客户实现软件以在系统和应用水平测试阶段执行内存自检例程。相比于使用MBIST设备的硬件驱动存储器内置自测试，这种方法具有需要开发时间以及较长的执行时间的缺点。此外，软件驱动自测试可甚至对于不能被软件直接控制和观察的深嵌入式存储器是可能的。
[0042]因此，所需要的技术是用于在IC测试流的各个阶段中ECC保护存储器测试的改进方法和系统。
[0043]建议使用具有ECC保护存储器的MBIST
[0044]本公开的实施例允许减少或消除至少一些上述问题。特别是，本公开的实施例是基于见解:在IC制造测试阶段用于存储器直接测试并因此已经存在包含要测试的存储器的半导体芯片上的MBIST设备可以重新配置，以测试结合使用它们的ECC保护逻辑的相同存储器。这种重新配置的MBIST设备然后可还用于在IC测试流的系统制造和应用水平的阶段，无需实施额外的独立MBIST设备用于系统的制造和应用级阶段检测，并减少或消除客户需要使用基于软件的测试程序以在这几个阶段测试存储器。为此目的，包括至少第一和一个第二访问端口的MBIST设备被提出，在操作中，可在至少两种模式测试嵌入式存储器。在第一模式中，所述设备被配置为使用连接到嵌入式存储器中的第一接入端口经由第一通信路径进行测试，但第一路径不包括与相关联的ECC逻辑(S卩，配置为提供用于ECC保护)的存储器。在第二模式中，该设备被配置成经由第二通信路径连接到嵌入式存储器的第二访问端口，所述第二路径包括与所述存储器关联的ECC逻辑。以这种方式，相同的MBIST设备可以IC制造阶段测试和系统或应用程序阶段的测试之间共享，其中该制造测试可以直接访问所有位(在第一操作模式)，但该系统/应用级测试需要进考虑到ECC逻辑，这样的单位错误不会在应用程序中触发故障信息(在操作的第二模式)。这种设备的示例性图示在图4中提供。
[0045]图4是示出根据本公开的一个实施例，对于ECC保护存储器402实现MBIST设备404的系统400的示图。
[0046]对存储器402的ECC保护由ECC逻辑410提供。在这方面，当系统400在任务模式中时，IC逻辑(在图4中未示出，但示于图6的例子中)可以发出命令来写入和读出η位数据字到存储器402。当IC逻辑写入η位数据字到存储器402时，ECC逻辑410从IC逻辑接收η位数据字和进行编码该被级联到η位数据字的“ρη”奇偶校验位，导致宽度“η+ρη”的数据值，宽度“η+ρη”的数据值物理写入存储器402。当IC逻辑执行读事务时，第(η+ρη)位被从存储器402读出至IJECC逻辑410，然后ECC逻辑410转换所读取的第(η+ρη)位成宽度η的逻辑数据，其然后被提供给IC逻辑。根据由ECC逻辑410使用的特定ECC算法，该奇偶校验位V’可以使ECC逻辑410以校正由IC逻辑从存储器402读出的数据字的一个或多个位错误，以及检测两个或更多的位错误。
[0047]如图4所示，MBIST设备404至少包括第一接入端口 420_1和第二接入端口 420-2。第一和第二接入端口可包括任何种类的端口用于接收和发送数据，特别在存储器402的测试中使用的数据，并且可以例如包括指将MBIST到存储任何类型的包装、垫圈等。
[0048]第一接入端口 420-1经由不遍历ECC逻辑410的第一通信路径430-1通信地连接到存储器402。但是，第二接入端口 420-2是经由确实遍历ECC逻辑410的第二通信路径430-2可通信地连接到所述存储器402。如图4所示，第二通信路径包括用于在第二接入端口 420-2和ECC逻辑410之间通信数据的通信路径432和在ECC逻辑410和存储器402之间通信数据的通信路径434。在测试期间，在设备404的操作的第一模式中，设备404被配置成通过使用第一访问端口和经由第一路径430-1连通以测试存储器402 420-1，同时在操作的第二模式中，设备404被配置成通过使用第二接入端口 420-2和经由第二路径430-2通信以测试存储器402。
[0049]在该设备404的任何操作模式的测试可包括执行存储器内置自测试的设备404，诸如例如棋盘和三月的算法，数据保留测试，邻里模式敏感故障测试等。配置为执行任何类型的自检的诸如设备404的设备在本发明的范围之内。
[0050]在一个实施例中，在嵌入式存储器402的测试期间，该设备404可被配置成经由所述第一路径在第一接入端口 420-1和嵌入式存储器402之间通信地址、控制和/或数据信号430-1和经由第二路径430-2在第二接入端口 420-2和的嵌入式存储器402之间通信地址、控制和/或数据信号。
[0051 ]当系统400在存储器测试模式下操作和MBIST设备404在第二模式下操作时，MBIST设备404被配置为操作ECC逻辑410适用ECC校正算法的数据字进行操作，类似于在任务模式中的IC逻辑。即，当作为测试的一部分，所述MBIST设备404从第二接入端口 420-2写入η位数据字到存储器402，ECC逻辑410从第二接入端口 420-2接收η位数据字和编码被连接到η位数据字的“ρη”奇偶校验位，导致宽“η+ρη”的数据值，宽度“η+ρη结”的数据值又物理写入存储器402。作为测试的一部分，当MBIST设备404执行读事务时，第(η+ρη)位被从存储器402读出到ECC逻辑410，然后ECC逻辑410转换所读取的第(η+ρη)位为宽度η的逻辑数据，其随后被提供给所述第二接入端口 420-2。因此，当MBIST设备404在第二模式下操作时，第二接入端口420-2被构造为通信η位的数据结构(例如字)。
[0052]相反，当系统400在存储器测试模式下操作和MBIST设备404在第一模式中操作时，MBIST设备404，尤其是第一接入端口 420-1被配置为通信η+ρη位的数据结构(S卩，被写入到物理存储器的数据，即没有施加的ECC算法)。
[0053]在一个实施例中，MBIST设备404还可以包括控制器440，用于控制设备404的操作模式(即，配置成在至少第一和第二模式之间切换操作模式)。控制器440可以被配置为基于各种因素切换设备404的操作模式。例如，在一个实施例中，控制器440可以被配置为确保该设备404进入第二操作模式以周期性地或在预定时间测试存储器402，或在一些其它预定的方式，以在系统或应用水平自测试存储器402。在一个实施例中，响应于接收指令这样做，控制器440可以被配置为确保该设备404进入第二操作模式到测试存储器402。该指令可以例如用户输入的形式被提供给控制器440，例如经由可以包括控制器440的用户界面提供的，或由传感器设备的一些进一步系统或一个设备，从而引发ECC保护的存储器402的系统/应用水平测试。
[0054]可被配置成实现MBIST控制器的功能的数据处理系统的例子(S卩，本文所述的任何MBIST设备的控制器)，诸如例如本文所描述的控制器440在图8中示出。但本领域的技术人员将认识到，配置成执行或包括如本文所述的任何的MBIST控制器的特点的任何系统是在本范围内的披露。此外，虽然图4示出了控制器440被包括在MBIST设备404内，在其他实施例中，该MBIST控制器可以从MBIST设备外部实施，通过例如与MBIST设备的无线连通，只要如本文所述MBIST控制器可控制测试过程。
[0055]在一个实施例中，MBIST设备404可经配置以测试多个ECC保护存储器，其中测试单个存储器，如图4的单个存储器示例所述。这种情况示于图5，根据本公开的一个实施例，提供示出系统500对多个ECC保护存储器实现MBIST设备504。图5示出包括三个ECC保护存储器502-X、502-Y和502-Z的例子，但包括任何数量的这样的存储器的系统是本公开内容的范围之内。存储器502的每一个关联于具有和存储器相同索引(Χ，Υ或Ζ)的相应ECC逻辑510。通信路径被示出为路径530-1，532和534，对于每个各自存储器502-Χ、502-Υ和502-Ζ具有各自的索引(Χ，Υ或Ζ)。图5所示为5χχ元件，可具有索引以区分于图5的不同存储器，类似于图4示出的元件为相应的4χχ元件，并且简明起见，他们的讨论在这里不再重复。为了不扰乱图5的图，对于每个存储器的第二通信路径未明确在图5指出，但是，类似于在图4中所描述的第二通信路径，这种路径将通信地连接每个存储器的第二接入端口 520-2到各存储器的，并且包括相应的ECC逻辑510。
[0056]如在图5具有设备504中的不同索引x，y和ζ，对应于不同的存储器502-Χ，502-Υ和502-Ζ的第二接入端口 520-2可以被配置为通信不同数目位的数据结构(S卩，x，y和ζ位，用于分别与每个存储器502-Χ、502-Y和502-Z通信)。此外，如图5具有不同的索引px，py和pz所示，对应于不同存储器502-X、502-Y和502-Z的ECC逻辑510可以被配置成实现不同数量的奇偶校验位(即Px，py和ρζ位，分别相对于所述存储器502-Χ，502-Υ和502-Ζ)。因此，对应于不同存储器502-Χ，502-Υ和502-Ζ的第一接入端口 520-1可以被配置为传送不同数量的位的数据结构(S卩，x+px，y+py和ζ+ρζ位，用于分别与每个存储器502-Χ，502-Υ和502-Ζ通信。
[0057]图6是示出根据本公开的另一个实施例，实现MBIST设备604为ECC保护存储器602的系统600的示图。如图6所示，系统600可以包括存储器602，ECC逻辑610，以及包括第一接入端口 620-1和第二接入端口 620-2的MBIST设备604，这分别类似于存储器402、ECC逻辑410，和包括图4示出的第一接入端口 420-1和第二接入端口 420-2的MBIST设备404。事实上，比较图4，图6仅仅提供示例性实现的ECC保护存储器402的MBIST设备404的进一步细节。因此，参照图4对于元件402、410、404、420-1以及420-1描述适用于图4中所示的元件602、610、604、620-1以及620-2，因此，为简明起见这里不再重复。
[0058]特别地，图6示出数字集成电路逻辑606可如何被连接到存储器602。数字集成电路逻辑606的功能类似于图3所示的IC逻辑306，因此，其描述这里不再重复。
[0059]为了根据本文描述的实施例使能通信技术，开关矩阵可实施-开关矩阵608和开关矩阵650。交换矩阵608的功能以及通信路径614、616和618类似为图3中所示的开关矩阵308和通信路径314、316和318，因此，该描述也省略。
[0060]不同于图3的图示，图6包括开关矩阵650，被配置为经由通信路径652、654、614和616将MBIST设备604连接到存储器602，并经由通信路径656、654、614和616将IC逻辑606连接到存储器202。这样的开关矩阵可涉及任何方法和包括能将每个MBIST 604和IC逻辑606连接到存储器602的任何设备，使得所连接的设备可以进行数据通信包括，但不限于，例如一个或多个包装、项圈或多路复用器。在各种实施例中，开关矩阵可以包括MBIST本身或者被实现为分开元件，并区别于MBIST。
[0061 ]在任务的系统600的操作模式中，IC逻辑606可以经由集成电路(表示为图6中的路径“A”’)逻辑606和开关矩阵650之间的通信路径656、开关矩阵650和ECC逻辑610之间的通信路径654、ECC逻辑610和开关矩阵608之间的通信路径614(表示为在图6中，类似于图3的路径的路径“A”)和开关矩阵608和存储器602之间的通信路径616通信地址、控制和数据信号而访问存储器602。
[0062]在存储器中的系统600的测试模式操作中，MBIST设备604可以访问存储器602中的两种方法之一，这取决于MBIST设备602的操作模式。当在第一模式下操作时，MBIST设备604使用第一接入端口620-1来访问存储器602，同时，在第二模式下操作时，所述MBIST设备604使用第二接入端口 620-2来访问存储器602。
[0063]第一接入端口 620-1经由不遍历ECC逻辑610的第一通信路径通信地连接到存储器602。第一通信路径包括通信路径618(图6中指示为路径“B”的)，用于在第一接入端口 620-1和开关矩阵608之间进行数据通信，以及通信路径616用于在开关矩阵608(路径B)与存储器602之间通信数据)。
[0064]第二接入端口620-2经由不遍历ECC逻辑610的第二通信路径通信地连接到所述存储器602 ο如图6所示，第二通信路径包括:通信路径652，用于第二接入端口 620-2和开关矩阵650(路径B ’之间)通信数据;通信路径654，用于在开关矩阵650和ECC逻辑610之间进行数据通信(路径B’)；通信路径614，用于在ECC逻辑610和开关矩阵608(路径A)之间通信数据；通信路径616，用于开关矩阵608(路径A)和存储器602之间通信数据。
[0065]当系统600在存储器测试模式下操作和MBIST设备604在第二模式下操作时，MBIST设备604被配置为ECC逻辑610适用ECC校正算法的数据字，因为它类似于任务模式中的IC逻辑。即，当作为测试的一部分，所述MBIST设备604从第二接入端口620-2写入η位数据字到存储器602(经由路径B’)，ECC逻辑610从第二接入端口620-2经开关矩阵650接收η位的数据字，并编码连接到η位数据字的“Ρη”奇偶校验位，导致产生“η+Ρη”的数据宽度值，接着“η+Ρη”数据宽度值经由开关矩阵608的路径A物理写入存储器602。作为测试的一部分，当MBIST设备604执行读取事务时，“η+ρη”位从存储器602经由开关矩阵608读取到ECC逻辑610，接着ECC逻辑610将所读取的(η+ρη)位转换成宽度η的逻辑数据，并将其提供给第二接入端口620-2(经开关矩阵650的路径B’)。因此，当MBIST设备604在第二模式下操作时，第二接入端口 620-2被配置为通信η位的数据结构(例如字)。
[0066]与此相反，当系统600在存储器测试模式下操作和MBIST设备604在第一模式中进行操作时，MBIST设备604，特别是第一接入端口620-1被配置为通信η+ρη位的数据结构(SP，写入到物理存储器的数据，而不使用应用的ECC算法)到存储器602，经由开关矩阵608的路径B 0
[0067]图7是根据本公开的一个实施例，用于控制MBIST设备的方法的步骤的流程图700。图7的方法步骤可以由MBIST控制器(S卩，MBIST设备的控制器)使用，诸如例如MBIST设备604的控制器440或MBIST设备504或604的类似的控制器(图5和6中未示出这些控制器)。该方法可开始于任选的步骤702，其中MBIST控制器可接收MBIST设备的操作模式的指示。这样的指示可以例如包括指示所需工作模式的用户输入。在步骤704，MBIST控制器可以在MBIST设备设置为所需的工作模式，例如通过激活MBIST设备的接入端口在操作的该模式下使用(以及可失活在操作该模式中未使用的接入端口)。然后该方法可以进行任一步骤706或步骤708，其中步骤706示出MBIST控制器确保MBIST设备经由第一接入端口测试一个或多个嵌入式存储器。如本文所述的，因此，第一路径和步骤708示出MBIST控制器确保MBIST设备经由第二接入端口以及因此第二路径测试一个或多个嵌入式存储器，如本文所述。
[0068]本公开内容的实施例使得在IC制造试验阶段所用的MBIST设备还通过提供MBIST设备具有特殊的ECC接入端口，从而允许自测利用进行到系统和应用程序级自检访问如本文描述的ECC逻辑的误差容限的功能。包括根据本公开的实施例的MBIST设备的系统的一个优点包括重复使用，MBIST逻辑很少的额外裸片面积，已经需要对可由系统的产品制造测试(操作的第一模式)或客户执行的系统应用级测试(操作的第二模式)。其他优点包括帮助客户满足行业要求功能安全(如IEC 61508标准)或具有成熟的硬件驱动自检等自检的要求，从而消除或缩短软件开发周期，防止确保ECC逻辑是由客户存储器自检期间的虚假返回。
[0069]图8示出根据本公开的一个实施例，示出示例性数据处理系统800的框图。这样的数据处理系统可被配置成如本文所述起作用的MBIST控制器。
[0070]如图8所示，数据处理系统800可以包括通过系统总线806耦合到存储器元件804的至少一个处理器802。同样地，数据处理系统可以在存储器元件804内存储程序代码。进一步，处理器802可以执行通过系统总线806从存储器元件804访问的程序代码。在一个方面，数据处理系统可以被实现为适合于存储和/或执行程序代码的计算机。然而，应当理解，数据处理系统800可以在包括处理器和能够执行本说明书中所描述的功能的存储器的任何系统的形式来实现。
[0071]存储器元件804可以包括一个或多个物理存储器设备，诸如例如，本地存储器808和一个或多个大容量存储设备810。本地存储器可以指随机存取存储器或其他非持久存储器设备，通常在程序代码的实际执行期间使用。大容量存储设备可被实现为硬盘驱动器或其他持久性数据存储设备。该处理系统800还可以包括一个或多个高速缓冲存储器(未示出)，提供至少某些程序代码的临时存储以减少必须程序代码从大容量存储设备810在执行期间被检索的次数。
[0072]输入/输出(I/O)描绘为输入设备812和输出设备814的设备，任选可以耦合到数据处理系统。输入设备的例子可以包括(但不限于)键盘、定点设备，诸如鼠标或类似的。输出设备的实例可以包括(但不限于)监视器或显示器，扬声器，或类似物。输入和/或输出设备可以耦合到直接的数据处理系统或通过中间I/o控制器。
[0073]在一个实施例中，输入和输出设备可以被实现为组合的输入/输出设备(在图8中由包围输入设备812和输出设备814中的虚线示出)。这样的组合设备的一个例子是触敏显示器，也有时被称为“触摸屏显示器”或简称为“触摸屏”。在这样的实施例中，输入到该设备可以由物理对象如例如触针或用户在触摸屏显示器上或附近移动手指提供。
[0074]网络适配器816还可以任选地连接到数据处理系统，使其能够通过中间专用或公共网络变得耦合到其他系统、计算机系统、远程网络设备和/或远程存储设备。网络适配器可以包括数据接收器，用于接收由所述系统，设备和/或网络向数据处理系统800发送数据，和数据发送器800，用于从数据处理系统向所述系统、设备和/或网络发送数据。调制解调器、电缆调制解调器以及以太网卡是数据处理系统800可使用的不同类型的网络适配器的例子。
[0075]如在图8描绘，存储元件804可以存储应用程序818。在各种实施例中，应用程序818可以被存储在本地存储器808、一个或多个大容量存储设备810，或除了本地存储器和大容量存储设备。但是应当理解，数据处理系统800可以进一步执行操作系统(在图8中未示出)，可以便于应用818的执行。应用818可执行程序代码的形式例如由处理器802实施，可以通过执行数据处理系统800。响应于执行应用程序，该数据处理系统800可经配置以执行本文中描述的一个或多个操作或方法步骤。
[0076]变化和实现
[0077]虽然用示例性实施方式的引用上述本发明的实施例，如图4-8所示，本领域的技术人员将认识到，上面描述的各种教导可应用于多种其他的实现。特别是，虽然本公开内容提供了一些描述参考“嵌入式存储器”，这些描述同样适用于未嵌入存储器。
[0078]在某些情况下，本文所讨论的特征可以适用于汽车系统、安全关键的工业应用、医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频设备、电流检测、仪表(可以是高度精确的)以及其他基于数字处理系统。
[0079]此外，上面所讨论的某些实施例中可以提供在数字信号处理技术，用于医学成像、患者监护、医疗仪器和家庭医疗保健。这可包括肺监测器，加速度计，心脏速率监视器，起搏器等。其他应用程序可以包括安全系统的汽车技术(例如，稳定控制系统，驾驶辅助系统，制动系统，信息娱乐和任何类型的内部应用)。
[0080]在另外的其它示例方案中，本公开的教导可以适用于工业市场，包括过程控制系统，以帮助驱动效率、能量效率和可靠性。在消费者应用中，以上所讨论的信号处理电路的教导可用于图像处理、自动对焦以及图像稳定(例如，用于数字静态相机、摄像机等)。其他消费应用可以包括家庭影院系统、DVD录像机和高清电视的音频和视频处理器。
[0081]在以上实施例的讨论中，系统的部件(诸如例如时钟、多路复用器、缓冲器和/或其它组分)可容易地被替换、取代或为了适应特定的电路需要以其它方式修饰。此外，应该指出的是，使用互补的电子设备、硬件、软件等提供用于实现本公开的教导的同样可行选择。
[0082]为使用如本文中所提出的MBIST设备ECC保护存储器测试各种系统的部分可以包括电子电路，以执行本文描述的功能。在一些情况下，该系统的一个或多个部分可以由用于执行本文中所描述的功能的特别配置的处理器来提供。例如，该处理器可以包括一个或多个专用部件，或者可以包括被配置为执行所述功能本文描述的可编程逻辑门。该电路可以在模拟域、数字域或在混合信号域操作。在一些情况下，所述处理器可经配置以通过执行存储在非临时性计算机可读存储介质上的一个或多个指令而执行在此描述的功能。
[0083]在一个不例实施例中，图4-6和图8的任何数量的电路可在相关联的电子器件的电路板来实现。该板可以是一般的电路板，可以装在电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。更具体地，电路板可以提供电连接，通过其该系统的其它部件可电通信。根据特定的配置需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、支撑芯片组等)、计算机可读非临时性存储元件等可以被适当地联接到所述板。其他组件(诸如，外部存储、另外的传感器、用于音频/视频显示器的控制器以及外围设备)可以通过电缆被连接到电路板插入式卡，或集成到板本身。在各种不同的实施例中，本文中所描述的功能可以在仿真形式的软件或固件内布置，其在支持这些功能的结构的一个或多个可配置(如可编程)元件运行来实现。软件或固件提供仿真可以提供在包括指令的非临时性计算机可读存储介质上以允许处理器执行这些功能。
[0084]在另一示例实施例中，图4-6和图8的电路可以被实现为单独的模块(例如，具有相关联的部件和电路被配置为执行特定的应用程序或功能的设备)或实现为插件模块到应用电子设备的特定硬件。需要注意，本公开的具体实施例可以容易地包括在芯片上(SOC)包的系统中，无论是在部分或全部。SOC表示计算机或其它电子系统的组件集成到单个芯片的1C。它可以包含数字、模拟、混合信号以及经常射频功能:所有这些都可以在单个芯片衬底上提供。其他实施例可以包括多芯片模块(MCM)，具有多个位于单一的电子封装内并配置成彼此通过电子封装密切相互作用独立的1C。在各种其它实施例中，控制电路可以在一个或多个硅芯，被实现在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他的半导体芯片。
[0085]此外，还必须要注意，所有的规格、尺寸以及且本文所概述的关系(例如，处理器，逻辑运算，数量等)只被提供用于示例的目的，仅教学。这样的信息可以变化相当大，而不脱离本公开的精神，或实施例和所附权利要求的范围。规格只适用于非限制性示例，因此，它们应被理解为这样。在前面的描述中，示例实施例已经参考特定的处理器和/或部件安排描述。可以对这样的实施方式进行各种修改和改变，而不脱离示例和所附权利要求的范围。说明书和附图相应地应被视为说明性的而不是限制性的意义。
[0086]注意，利用本文提供的许多例子，相互作用可以在两个、三个、四个或更多个电部件来描述。然而，这已只为清楚和示例的目的进行。但是应当理解，该系统可以以任何合适的方式合并。依照类似的可替代性设计，图4-8示出的任何组件、模块和元件可以以各种可能的配置组合，所有这些显然在本说明书的范围之内。在某些情况下，可能会更容易通过只引用电元件的有限数量来描述一个或多个一组给定流的功能。但是应当理解的是，图4-6和8及其教导的电路是容易扩展的，并且可以容纳大量的组件以及更复杂/精密的排列和配置。因此，提供的示例不应该限制范围或抑制电路的广泛教导为可能应用于无数其它架构。
[0087]注意，在本说明书中，包含在“一个实施例”、示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中引用的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示，任何这样的功能都包含在本公开内容的一个或多个实施例，而是可或可以在相同的实施例被组合。
[0088]同样重要的是要注意，与使用如本文所提出的MBIST设备对ECC保护存储器进行测试有关的功能仅示出了一些可由或在图4-6和8中所示系统内部执行的可能功能。这些操作中的一些可在适当情况下被删除或移除，或这些操作可以大量被修改或改变，而不脱离本公开的范围。另外，这些操作的定时可以大大改变。前面的操作流程已经提供了用于示例和讨论的目的。极大的灵活性通过在此描述的实施例提供，可以提供任何合适的布置、年表、配置和定时机制，而不脱离本公开的教导。
[0089]许多其他改变，替换，变化，改变，和修改可以被确定为本领域技术人员中，它意在本公开内容包括所有这样的改变，替换，变化，改变，和修改落入所附权利要求的范围内。为了协助美国专利商标局(USPTO)，此外，在解释权利要求书所附上本申请发布的任何专利的任何读取器，
【申请人】希望指出本申请:(a)不打算任何所附权利要求书援引35USC第112条第六(6)段，因为它存在于申请的公布日期，除非词语“是指”或“步骤”专门用于特定权利要求;和(b)不打算由本说明书中的任何陈述以否则不体现所附的权利要求的任何方式来限制本公开内容。
[0090]需要注意，上面描述的设备的所有可选特征也相对于所述方法或本文描述，实施例细节可以在一个或多个实施例中的任何地方使用过程来实现。
【主权项】
1.一种系统，包括: 存储器； 与存储器相关联的纠错码(ECC)逻辑，所述存储器由被配置为通过施加一个或多个ECC算法纠正或检测读和/或写数据到存储器的错误;和 用于存储器的存储器自测试(MBIST)的设备，该设备包括: 经由第一路径通信地连接到所述存储器的第一访问端口，第一路径不包括与所述存储器相关联的ECC逻辑，以及 经由第二路径通信地连接到所述存储器的第二访问端口，所述第二路径包括与所述存储器关联的ECC逻辑， 其中，所述设备被配置为: 在该设备的操作的第一模式，经由所述第一路径测试存储器，和 在该设备的操作的第二模式，经由所述第二路径测试存储器。2.根据权利要求1所述的系统，其中: 该设备的第一接入端口被配置为通信的n+Pn位的数据结构，和 该设备的第二接入端口被配置为通信η位的数据结构， 其中，η位被配置来编码存储在存储器中的数据，和Pn位被与所述存储器相关联的ECC逻辑配置来编码加到存储在存储器的数据的一个或多个奇偶校验位。3.根据权利要求1所述的系统，进一步包括: 控制器被配置为至少第一模式和第二模式之间切换设备的操作模式。4.根据权利要求3所述的系统，其中，所述控制器被配置成根据指示设备的所需操作模式的用户输入切换设备的操作模式。5.根据权利要求1所述的系统，其中，所述设备被配置为: 经由第一路径在第一接入端口和存储器之间通信第一地址、控制和/或数据信号，并且 经由第二路径在第二接入端口和存储器之间通信第二地址、控制和/或数据信号。6.根据权利要求1的系统，其中: 该系统还包括额外的存储器和与附加存储器相关联的ECC逻辑，附加存储器通过被配置为通过施加一个或多个ECC算法纠正或检测在读和/或写数据的错误， 该设备进一步包括: 第三接入端口，经由第三路径通信地连接到所述附加存储器，但第三路径不包括与附加存储器相关联的ECC逻辑，和 第四接入端口，经由第四路径通信地连接到所述附加存储器，第四路径包括与附加存储器相关联的ECC逻辑，并该设备被进一步配置为: 在该设备的操作的第三模式，经由第三路径测试附加存储器，并且 在该设备的操作的第四模式，经由第四路径测试附加存储器。7.根据权利要求1所述的系统，其中，系统实现在专用集成电路(ASIC)、可编程门阵列(PGA)、微处理器、微控制器，或任何其它类型的数字处理器。8.根据权利要求1所述的系统，其中，所述系统的至少一部分可在编程硬件实现。9.一种用于存储器的存储器自测试的设备，该设备包括: 第一接入端口，用于在该设备的操作的第一模式中，经由第一接入端口和存储器之间的第一路径测试存储器，第一路径不包括与存储器相关联的纠错码(ECC)逻辑，和 第二接入端口，用于在该设备的操作的第二模式中通过第二接入端口和存储器之间的第二路径测试存储器，第二路径包括与存储器相关联的ECC逻辑。10.根据权利要求9所述的设备，其中: 第一接入端口被配置为通信的Π+Ρη位的数据结构，和 第二接入端口被配置为通信η位的数据结构， 其中，η位被配置来编码存储在存储器中的数据，和Pn位被与所述存储器相关联的ECC逻辑配置来编码加到存储在存储器的数据的一个或多个奇偶校验位。11.根据权利要求9所述的设备，进一步包括: 控制器，被配置为在至少第一模式和第二模式之间切换设备的操作模式。12.根据权利要求11所述的设备，其中，所述控制器被配置成根据指示设备的所需操作模式的用户输入切换设备的操作模式。13.根据权利要求9所述的设备，其中，所述设备被配置为: 经由第一路径在第一接入端口和存储器之间通信第一地址、控制和/或数据信号，并且 经由第二路径在第二接入端口和存储器之间通信第二地址、控制和/或数据信号。14.根据权利要求9所述的设备，进一步包括: 第三接入端口，在该设备的操作的第三模式中，通过第三访问端口和附加存储器之间的第三路径测试附加存储器，但第三路径不包括与附加存储器相关联的ECC逻辑，并且第四接入端口，在该设备的操作的第四模式，通过第四接入端口和附加存储器之间的第四路径测试的附加存储器，第四路径包括与附加存储器相关联的ECC逻辑。15.—种用于使用包括第一接入端口和第二接入端口的存储器的存储器自检的方法，该方法包括: 在该设备的操作的第一模式中，经由所述第一接入端口和存储器之间的第一路径测试存储器，第一路径不包括与存储器相关联的纠错码(ECC)逻辑，和 在该设备的操作的第二模式，经由第二接入端口和存储器之间的第二路径的检测存储器，第二路径包括与存储器相关联的ECC逻辑。16.根据权利要求15所述的方法: 在该设备的操作的第一模式中的测试包括经由所述设备的第一接入端口通信Π+Ρη位的数据结构，和 在该设备的操作的第二模式中的测试步骤包括经由该设备的第二接入口通信η位的数据结构， 其中，η位被配置来编码存储在存储器中的数据，和Pn位被与所述存储器相关联的ECC逻辑配置来编码加到存储在存储器的数据的一个或多个奇偶校验位。17.根据权利要求15所述的方法，进一步包括: 在至少第一模式和第二模式之间切换设备的操作模式。18.根据权利要求17的方法，其中，所述切换包括根据指示设备的所需操作模式的用户输入切换设备的操作模式。19.根据权利要求15所述的方法，其中: 在该设备的操作的第一模式中的测试包括经由第一路径在第一接入端口和存储器之间通信第一地址、控制和/或数据信号，并 在该设备的操作的第二模式中的测试包括经由第二路径在第二接入端口和存储器之间通信第二地址、控制和/或数据信号。20.根据权利要求15所述的方法，其中: 该系统还包括额外的存储器和与附加存储器相关联的ECC逻辑，所述附加存储器通过被配置为通过施加一个或多个ECC算法纠正或检测在读和/或写数据的错误， 该设备还包括: 经由第三路径通信地连接到所述附加存储器的第三接入端口，但第三路径不包括与附加存储器相关联的ECC逻辑，和 经由第四路径通信地连接到所述附加存储器的第四接入端口，第四路径包括与附加存储器相关联的ECC逻辑，并该设备被进一步配置为: 在该设备的操作的第三模式经由第三路径测试附加存储器，并且 在该设备的操作的第四模式，通过第四路径测试附加存储器。
【文档编号】G11C29/42GK105976870SQ201610137462
【公开日】2016年9月28日
【申请日】2016年3月11日
【发明人】E·C·琼斯, A·J·阿兰
【申请人】美国亚德诺半导体公司