用于存储器的自适应写入辅助的设备的制造方法

用于存储器的自适应写入辅助的设备的制造方法
【专利摘要】描述了一种设备，其包括：存储器；第一功率供应节点，其接收第一功率供应；第二功率供应节点，其耦合至所述存储器，以为所述存储器提供第二功率供应；电路，其耦合至所述第一功率供应节点和所述第二功率供应节点，所述电路能够操作用于通过自适应地调整写入辅助脉冲的信号特性而对所述第二功率供应的下垂进行动态调制。
【专利说明】用于存储器的自适应写入辅助的设备
【背景技术】
[0001] SRAM(静态随机存取存储器)位单元的缩放是深度亚纳米工艺技术中的难题，其原 因在于(例如）随机掺杂剂波动的增大、栅极功函数变化、器件量子化和偏置温度不稳定性 (NBTI)的影响。为了缓解上述影响，将辅助电路用于SRAM阵列。辅助电路的示例包括写入辅 助(WA)电路和读取辅助(RA)电路。写入辅助(WA)电路与读取辅助(RA)电路相结合可以扩展 设计窗口。这一结合使得SRAM位单元能够满足功率/性能以及工艺缩放要求。然而，已知的 WA和RA电路实质上是静态的，并且未考虑变化的操作条件(例如，电压、温度和频率）。静态 WA电路可能导致写入功耗的总体增大、写入时间的增大、较大的SRAM位单元尺寸（即，面积 增大)等。
【附图说明】
[0002] 通过下文给出的【具体实施方式】以及本公开内容的各种实施例的附图，本公开内容 的实施例将得到更加充分的理解，然而不应将【具体实施方式】和附图看作使本公开内容局限 于具体的实施例，它们只是用于解释和理解。
[0003] 图1示出了根据本公开内容的一个实施例的用于向存储器提供动态或自适应写入 辅助(WA)的高层级电路。
[0004] 图2示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平而向存 储器提供动态或自适应功率供应崩溃WA的电路。
[0005] 图3示出了根据本公开内容的一个实施例的用于根据变化的温度而向存储器提供 动态或自适应功率供应崩溃WA的电路。
[0006] 图4示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平和温度 而向存储器提供动态或自适应功率供应崩溃WA的电路。
[0007] 图5示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平而向存 储器提供动态或自适应负位线(NBL)WA的电路。
[0008] 图6示出了根据本公开内容的一个实施例的用于根据变化的温度而向存储器提供 动态或自适应NBL WA的电路。
[0009] 图7示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平和温度 而向存储器提供动态或自适应NBL WA的电路。
[0010] 图8示出了根据本公开内容的一个实施例的显示根据变化的功率供应和温度而使 用自适应NBL WA技术和自适应功率供应崩溃WA技术的方法的流程图。
[0011]图9A-9B示出了根据本公开内容的一个实施例的显示NBL WA技术和具有功率供应 崩溃WA技术的NBL的效果的曲线图。
[0012] 图9C示出了6T SRAM位单元。
[0013] 图10示出了根据本公开内容的一个实施例的显示使用WA技术的方法和设备的流 程图。
[0014] 图11是根据本公开内容的一个实施例的具有用于向存储器提供动态或自适应WA 的设备的智能装置或计算机系统或SoC(片上系统）。
【具体实施方式】
[0015] 在WA过程中，使去往SRAM阵列的功率供应（即，VCC_SRAM)以预定的下垂下降（即， 崩溃)预定的持续时间。使去往SRAM阵列的功率供应崩溃可以减少对SRAM位单元中的p型晶 体管的栅极过驱动(over-drive)，这允许成功地将新数据写入到位单元中。为了解释问题 和解决方案，将使用6T SRAM位单元。然而，实施例还适用于4T、8T、10T等存储器位单元。
[0016] 基于已知的功率供应崩溃的WA电路本质上是静态的，即，WA偏置电压(其确定功率 供应上的电压下垂的深度)不会基于具有SRAM的处理器的操作电压和温度而变化。这暗示 了处理器必须确定单一的WA偏置和WA脉冲宽度的组合，从而跨越整个操作电压、频率、温度 (V、F和T)范围确保所有SRAM位单元的写入能力。
[0017]跨越整个V、F和T范围使用相同的（即，静态的)WA偏置和WA脉冲宽度设置可能导致 写入功耗的总体增大、写入时间的增大、较大的SRAM位单元尺寸（即，面积增大)等等。例如， 在高压(例如，750mV)下确保位单元写入能力的WA脉冲宽度和偏置的组合可能导致写入操 作在低压（例如，600mV)下因 WA脉冲宽度不够而失败。跨越V、F和T范围的宽WA脉冲宽度(例 如，在最小电压操作(VMIN)下设置的WA脉冲宽度)在功率供应电平增大到VMIN电平以上时 可能造成不必要的耗电。
[0018]例如，在基于存储器的VMIN操作电平确定WA脉冲宽度时，与WA电路相关联的功率 可以增大30%。使用大的WA脉冲宽度还可能增大写入时间，这可能成为频率限制因素。另一 种已知的缓解存储器中的写入能力风险的技术是使位单元覆盖区域（即面积)变大。但是， 这样的技术对于尺寸较小的低功率处理器是不可行的。
[0019] 在使用静态位线欠驱动(under-drive)设置时，诸如负位线(NBL)WA技术等替代的 WA技术具有与上文讨论的类似的问题。在基于NBL的WA技术中，在写入操作期间将位线电压 驱动为负（相对于地）。结果，由于栅极过驱动的增大而增强了位单元的存取晶体管的驱动 强度。该栅极过驱动的增大对P型上拉器件过度供电，并且帮助将新数据写入到位单元中。 通过存储在耦合至位线的电容器上的电荷的量来控制位线欠驱动的幅度。针对电容器极板 中的任一者具有静态电容器尺寸或者静态偏置条件呈现了与关于功率供应崩溃WA电路的 静态WA脉冲及偏置条件所讨论的问题相似的问题。此外，为低VMIN操作设计的静态电容器 尺寸或静态偏置条件通常可能在高操作电压下造成比所需要的更强的负位线欠驱动，并带 来可靠性问题。
[0020]为了缓解上述问题（以及其它问题），实施例描述了根据操作条件(例如，V、F、T)而 向存储器自适应地(或者动态地)提供WA的设备和方法。在一个实施例中，在写入操作期间 取决于具有存储器的处理器的操作电压和/或温度而对去往存储器的功率供应崩溃的持续 时间和/或幅度进行动态调制。在一个实施例中，取决于处理器的操作条件，可以仅启用基 于NBL的WA电路。在一些实施例中，除了基于功率供应崩溃的WA电路之外，还可以取决于具 有存储器的处理器的操作条件而启用基于NBL的WA电路。
[0021 ]术语"动态地"一般是指自动活动。例如，随着处理器的电压、温度和/或频率改变， 可以自动修改WA电路的特性，以实现较高的处理器性能。尽管实施例是参考SRAM描述的，但 是可以将自适应WA的实施例用于任何已知的存储器(例如，内容可寻址存储器(CAM)、寄存 器堆等）。
[0022] 实施例具有很多技术效果。一些非限制性技术效果包括:降低了功率无效性和向 下合并(down binning)风险，降低了写入功率，降低了NBL电容器尺寸，降低了功耗，降低了 存储器可靠性风险，缓解了由于老化带来的写入故障风险等等。
[0023] 在下文的描述中，将讨论很多细节以提供对本公开内容的实施例的更透彻的解 释。然而，对于本领域技术人员而言显而易见的是，能够在没有这些具体细节的情况下实践 本公开内容的实施例。在其它实例中，用框图的形式而非具体细节示出了公知的结构和器 件，以避免使本公开内容的实施例难以理解。
[0024] 注意，在实施例的对应附图中，用线表示信号。某些线较粗以表示较为主要的构成 信号通路，和/或某些线可以在一个或更多末端上具有箭头以指示原始信息流向。这种指示 并非旨在构成限制。相反，联系一个或更多示例性实施例使用所述线能够促进对电路或逻 辑单元的更容易的理解。任何所代表的根据设计需要或偏好决定的信号都可以实际包括可 以沿任一方向传播并且可以用任何类型的信号方案实施的一个或更多信号。
[0025] 在整个说明书中并且在权利要求中，术语"连接"是指连接的事物之间的直接电连 接，而没有任何中间装置。术语"親合"是指连接的事物之间的直接电连接，或是指通过一个 或多个无源或有源中间装置的间接连接。术语"电路"是指被布置为相互协作以提供预期功 能的一个或多个无源和/或有源部件。术语"信号"是指至少一个电流信号、电压信号或数 据/时钟信号。单数冠词的含义包括复数个引用。"在……中"的含义包括"在……中"和 "在……上"。
[0026]术语"缩放"一般是指将设计（原理图和布局）从一种工艺技术转换到另一种工艺 技术。术语"缩放"一般还指在相同的技术节点内缩小布局和器件尺寸。术语"缩放"可以指 相对于另一参数(例如，电源电平）来调整（例如，放慢)信号频率。术语"基本上"、"接近"、 "大约"、"近于"以及"左右"一般是指处于目标值的+/-20%内。
[0027]除非另作说明，否则使用序数形容词"第一"、"第二"和"第三"等描述共同的对象 仅指示正在提及类似对象的不同实例，其并非意在暗示如此描述的对象必须采用时间上或 空间上的给定序列、排序或者任何其它方式。
[0028]出于实施例的目的，晶体管是金属氧化物半导体(M0S)晶体管，其包括漏极、源极、 栅极和体(bulk)端子。晶体管还包括三栅极和FinFet晶体管、栅极全包围圆柱形晶体管或 者实施晶体管功能的其它器件，例如碳纳米管或电子自旋器件。源极和漏极端子可以是等 同的端子，在文中可互换使用。本领域技术人员将认识到可以使用其它晶体管，例如双极结 型晶体管--BJT PNP/NPN、BiCMOS、CMOS、eFET等，而不脱离本公开内容的范围。术语"MN" 指示η型晶体管（例如，NM0S、NPN、BJT等），术语"MP"指示p型晶体管（例如，PM0S、PNP、BJT 等)。
[0029] 图1示出了根据本公开内容的一个实施例的具有用于向存储器提供动态或自适应 WA的设备的高层级电路100。在一个实施例中，电路100包括自适应调制器电路101、存储器 102、功率控制单元(Ρ⑶）103、温度传感器104、电压传感器105和频率传感器106。用于向存 储器102提供动态WA的电路包括自适应调制器电路101、温度传感器104和/或电压传感器 105和/或频率传感器106。在一个实施例中，Ρ⑶103是任选的。
[0030] 在一个实施例中，自适应调制器电路101从PCU 103和/或从温度传感器104和/或 电压传感器105和/或频率传感器106接收第一功率供应节点处的第一功率供应、写入辅助 信号和数字控制信号。在一个实施例中，自适应调制器电路101根据具有存储器102的处理 器的WA信号和操作条件（电压、温度和/或频率)而在第二功率供应节点上向存储器102提供 第二功率供应。在一个实施例中，PCU 103向自适应调制器电路101提供数字控制，以提供具 有存储器102的处理器的更新的电压、温度和/或频率。
[0031] 在一个实施例中，温度传感器104是任何已知的热传感器。在一个实施例中，电压 传感器105包括比较器，其将第一功率供应与可编程电压阈值进行比较，以确定第一功率供 应是高于还是低于可编程电压阈值。在一个实施例中，频率传感器106包括用于确定处理器 的操作时钟频率的计数器。在一个实施例中，频率传感器106可以读取锁相环的分频器 (divider)比率，以确定处理器的频率。
[0032] 在一个实施例中，自适应调制器电路101根据处理器的WA信号和操作条件而动态 地调制第二功率供应中的下垂的脉冲宽度(Tw)和幅度(Td)。例如，在第一功率供应降至低 于阈值(例如，750mV)时，自适应调制器电路101可以选择较强WA偏置设置以防止AC滞留故 障（即，较强WA偏置设置对防止AC滞留故障没有帮助，除非与弱脉冲设置结合;在较低电压 处使用的较强WA偏置设置一般将确保单元写入能力），和/或选择较长WA脉冲宽度设置以确 保单元写入能力。在另一个示例中，在第一功率供应升高到高于阈值时，自适应调制器电路 101可以选择较弱WA偏置设置以消除或者减少AC滞留故障的风险，和/或选择较短WA脉冲宽 度设置。
[0033]在一个实施例中，在启用WA技术时并且根据处理器的操作条件，自适应调制器电 路101动态地确定NBL WA控制信号，以调制NBL脉冲和/或电容器尺寸和/或对耦合至位线的 电容器的任一极板的偏置。例如，在第一功率供应降至低于阈值(例如，750mV)时，自适应调 制器电路101可以选择较大电容器尺寸，以确保单元写入能力。在另一个示例中，在第一功 率供应升高到高于阈值时，自适应调制器电路101可以选择较小电容器尺寸，以缓解可靠性 风险并降低功耗。
[0034] 在一个实施例中，自适应调制器电路101能够基于电压、温度和频率条件来有选择 地启用或禁用NBL WA电路和/或第二功率供应崩溃WA技术。例如，在温度降至低于温度阈值 时（即，低温，例如，l〇°C )，自适应调制器电路101启用NBL WA电路和第二功率供应崩溃WA技 术。在另一个示例中，在温度上升到高于温度阈值时（即，高温，例如，100°C)，自适应调制器 电路101仅启用NBL WA技术。
[0035] 在一个实施例中，自适应调制器电路101耦合至存储器102的位线。在一个实施例 中，自适应调制器电路101可操作用于通过自适应地调整与位线相关联的电容而动态地调 制存储器102的位线中的电压下垂。
[0036]图2示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平而向存 储器提供动态或自适应WA的电路200。要指出，图2的那些与任何其它附图中的元件具有相 同附图标记(或名称)的元件可以按照任何与所描述的方式类似的方式操作或起作用，但不 限于此。
[0037]电路200是使用图1的电压传感器(例如，105)的自适应调制器电路101的一个示例 性实施例。返回参照图2,在一个实施例中，电路200包括脉冲发生器201、脉冲发生器202、多 路复用器(Mux)203、比较器204、逆变器205、p型器件]\0 31、]\032、]\033、以及11型器件丽1、丽2、 丽3。在一个实施例中，比较器204和逆变器205是电压传感器105的部分。在一个实施例中， 脉冲发生器201、脉冲发生器202、多路复用器(Mux)203、p型器件1^1、1^2、1^3、以及11型器件 丽1、丽2、丽3是自适应调制器电路101的部分。
[0038]在一个实施例中，脉冲发生器201接收写入时钟(或写入信号)作为输入，并生成具 有第一脉冲宽度的Pulsel信号。在一个实施例中，脉冲发生器202接收写入时钟（或写入信 号)作为输入，并生成具有第二脉冲宽度的Pulse2信号，其中，Pulse2信号具有比Pulsel信 号的脉冲宽度短的脉冲宽度。在一个实施例中，通过调整脉冲发生器中的延迟线的延迟来 调整脉冲宽度。这里，脉冲宽度是指脉冲信号的逻辑高的持续时间。然而，在使用由脉冲信 号的逻辑低的持续时间来定义的脉冲宽度时，实施例的构思也是适用的。尽管实施例示出 了两个不同脉冲宽度的信号Pulsel和Pulse2,但是可以使用任何数量的脉冲宽度信号来提 供更细的粒度和/或更大的脉冲宽度范围，以改变第二功率供应的功率供应崩溃持续时间 Td〇
[0039] 在一个实施例中，Mux 203接收Pulsel和Pulse2信号作为输入，并根据选择信 号一一动态WA启用和动态WA启用_13而有选择地提供WA脉冲作为输出，其中，"启用_1/'是"启 用"信号的反向信号。在本示例中，Mux 203是2:1多路复用器。对于具有两个以上的脉冲信 号作为Mux 203的输入的实施例而言，可以使用大型多路复用器，例如，4:1、5:1等。
[0040] 在一个实施例中，选择信号--动态WA启用和动态WA启用_b--是由PCU 103、电 压传感器105和/或温度传感器106生成的。在该示例性实施例中，选择信号一一动态WA启用 和动态WA启用_b--是由包括比较器204和逆变器205的电压传感器105生成的。在一个实 施例中，比较器204将可调整阈值与第一功率供应进行比较，以生成动态WA启用。在一个实 施例中，可调整阈值是由基于带隙电路(未示出）和电阻器(或者连接了二极管的晶体管）的 分压器(未示出）生成的。例如，带隙电路能够生成带隙基准(例如，IV)，之后可以通过耦合 至多路复用器的电阻分压器网络对所述带隙基准进行分割，使得多路复用器的输出为可调 整阈值，而多路复用器选择信号是可编程的。在其它实施例中，可以使用其它类型的电路来 提供用于比较器204的可调整阈值。
[0041 ] 在一个实施例中，可调整阈值耦合至比较器204的正端子，而第一功率供应耦合至 比较器204的负端子。在一个实施例中，比较器的输出（即，动态WA启用)是逻辑"Γ或是逻辑 "〇"，取决于第一功率供应的操作电压。在一个实施例中，基于动态WA启用的逻辑电平，启用 或禁用WA晶体管MP1-MP3以及丽1-MN3中的一者或多者。在一个实施例中，将多路复用器(未 示出）插入在比较器204与电阻分压器网络之间，以补偿比较器204中的任何固有偏移量，或 者基于材料类型(例如，典型材料类型、慢材料类型、快材料类型)来选择后期硅中的不同阈 值电压。在一个实施例中，将比较器204的单个副本用于存储器102而不受存储器102的尺寸 的影响。
[0042]在一个实施例中，通过脉冲发生器201和202控制第二功率供应中的崩溃的持续时 间（g卩，下垂的持续时间）。在一个实施例中，MP1、MN1和MN2串联耦合到一起。在一个实施例 中，MN3经由节点nl而并联耦合至MN2,并且通过熔断器信号(或者可由软件控制的信号)对 MN3加以控制。在一个实施例中，通过启用MN3(即，将其栅极端子耦合至逻辑高），能够调整 (即，提高)MN2的总宽度。在一个实施例中，通过MP2和MP3调整第二功率供应中的下垂的深 度。尽管参考某一数量的晶体管解释了用于控制第二功率供应中的崩溃的持续时间Td和深 度Tw的实施例，但是可以使用任何数量的晶体管来引起用于的存储器102的动态/自适应 WA。在一个实施例中，可以通过提高MP2和MP3的WA偏置强度来降低第二功率供应崩溃幅度 (即，下垂的深度）。
[0043]例如，可以通过从MP2切换至MP3来降低第二功率供应中的下垂的深度，其中，MP3 在尺寸（即，W/L)上小于MP2。在另一个示例中，能够通过降低WA脉冲宽度，即，通过从脉冲发 生器201切换至脉冲发生器202来缩短第二功率供应中的下垂的持续时间，其中，脉冲发生 器201的形成Pulsel的延迟链比脉冲发生器202的延迟链长。
[0044]在一个实施例中，为了自适应地调整第二功率供应中的下垂的幅度和持续时间， 比较器204感测第一功率供应的操作电压的变化。在一个实施例中，比较器的输出指示第一 功率供应是高于还是低于可调整阈值。在该示例中，为了对实施例加以解释，在第一功率供 应超过可调整阈值时比较器204的输出为逻辑高输出，并且在第一功率供应降至低于可调 整阈值时比较器204的输出为逻辑低输出。
[0045]可以借助于下述示例来描述自适应WA方案。假设第一功率供应处于750mV的范围 内，以实现2.5GHz频率操作。在本示例中，将可调整阈值设为750mV。在第一功率供应降至低 于750mV时，动态WA启用从逻辑低转变至逻辑高，而动态WA启用_b从逻辑高转变至逻辑低。 在该实施例中，启用（即导通)MP3，而禁用（即，截止)MP2。由于MP3在尺寸上大于MP2，因而WA 偏置强度增大。继续所述示例，Mux 203选择Pulsel作为由MP1、MN1和MN2接收的WA脉冲。这 里，较强的WA偏置设置防止AC(交流）滞留故障，而较长的WA脉冲宽度设置（通过选择 Pulsel)确保单元写入能力。
[0046] 在第一功率供应升高到高于750mV的可调整阈值时，动态WA启用从逻辑低转变至 逻辑高，而动态WA启用」3从逻辑高转变至逻辑低。在这种实施例中，启用MP2，同时禁用MP3。 继续所述示例，Mux 203选择Pulse2作为由MP1、MN1和MN2接收的WA脉冲。Pulse2在脉冲宽度 上比Pulsel短。较弱的WA偏置设置降低了功耗，因为减小了第二功率供应的崩溃的深度。较 短的WA脉冲宽度设置在允许处理器以较高电压和/或频率操作的同时通过辅助写入的完成 而允许单元写入能力。
[0047] 表1对来自各种实施例的相对于静态WA技术的定时和功率效益进行了定量表示。 [0048]表1:由自适应WA得到的写入性能的归一化改善
[0049]
[0050] 在静态WA技术中，在处理器的整个寿命(例如，七年）内，WA偏置晶体管（例如，MP2 和MP3)总是导通的，使晶体管（即，MP2和MP3)对老化敏感。由于与持续老化相关的压力的原 因，偏置晶体管（即，MP2和MP3)的阈值(Vt)朝较高值偏移。结果，第一功率供应崩溃的幅度 增大，这增大了AC滞留故障的概率。实施例的自适应WA方案缓解了这种由于老化而导致的 写入故障风险。
[0051]图3示出了根据本公开内容的一个实施例的用于根据变化的温度向存储器提供动 态或自适应WA的电路300。要指出，图3的那些与任何其它附图中的元件具有相同附图标记 (或名称)的元件可以按照任何与所描述的方式类似的方式操作或起作用，但不限于此。 [0052]为了不使图3的实施例难以理解，讨论图2与图3之间的差异，并且不再对先前描述 的特征进行详细讨论。在一个实施例中，比较器204接收温度阈值和感测温度(TS)，以生成 动态WA启用信号和动态WA启用_b信号。这里，信号名称和节点的附图标记可互换使用。例 如，动态WA启用可以指动态WA启用信号或节点动态WA启用，这取决于句子的语境。与图2的 实施例相比，图3的实施例使用变化的温度作为用于存储器102的自适应或动态WA的源。 [0053] 在一个实施例中，电路300包括热传感器301和查询表(LUT)302连同参考图2描述 的其它逻辑单元和晶体管。在一个实施例中，比较器204是模拟比较器(例如，单级运算放大 器）。在一个实施例中，TS是由热传感器301提供的。在一个实施例中，TS是指示具有存储器 10 2的处理器的温度的模拟信号。在一个实施例中，阈值是指不温度阈值的模拟信号。在一 个实施例中，可以通过从LUT 302中选择很多阈值中的一个阈值来调整阈值。在一个实施例 中，可以使用熔断器或软件为LUT 302选择阈值。
[0054] 在一个实施例中，比较器204、热传感器301、LUT 302和逆变器205形成了温度传感 器104。然而，热传感器301、LUT 302和逆变器205可以是自适应调制器电路101的部分，或者 可以分布于其它逻辑单元之间。
[0055]在一个实施例中，为了自适应地调整第二功率供应中的下垂的幅度和持续时间， 比较器204感测具有存储器102的处理器的操作温度（即，当前温度）的变化。在一个实施例 中，比较器的输出指示当前温度TS是高于还是低于阈值。在该示例中，为了对实施例加以解 释的目的，在当前温度超过阈值时比较器204的输出为逻辑高输出，在当前温度降至低于阈 值时比较器204的输出为逻辑低输出。
[0056] 可以借助于下述示例描述电路300的自适应WA方案。假设用以实现2.5GHz频率操 作的温度处于75°C的范围内。在该示例中，将阈值设为750mV，其指示75°C。在操作温度降至 低于75°C时，动态WA启用从逻辑低转变为逻辑高，而动态WA启用_b从逻辑高转变为逻辑低。 在该实施例中，启用（即导通)MP3，同时禁用（即，截止)MP2。由于MP3的尺寸大于MP2，因而WA 偏置强度增大。继续所述示例，Mux 203选择Pulsel作为由MP1、MN1和MN2接收的WA脉冲。这 里，较强的WA偏置设置防止AC(交流）滞留故障，而较长的WA脉冲宽度设置（通过选择 Pulsel)确保了单元写入能力。
[0057]在当前温度升高到高于75°C的可调整阈值时，动态WA启用从逻辑低转变为逻辑 高，而动态WA启用_13从逻辑高转变为逻辑低。在这样的实施例中，启用MP2，同时禁用MP3。继 续所述示例，Mux 203选择Pulse2作为由MP1、MN1和MN2接收的WA脉冲。Pulse2的脉冲宽度短 于Pulsel。较弱的WA偏置设置降低了功耗，因为减小了第二功率供应的崩溃的深度。较短的 WA脉冲宽度设置能够在允许处理器以较高电压和/或频率操作的同时实现单元写入能力。 [0058] 在一个实施例中，比较器204是数字比较器。例如，使用异或(X0R)逻辑门来实施比 较器204。在这样的实施例中，来自LUT 302的阈值是数字阈值，并且来自热传感器301的TS 是指示当前温度的数字信号。在一个实施例中，在TS超过阈值时，挑选一组不同的WA脉冲宽 度和偏置设置。例如，可以将较深的崩溃用于低温(例如，l〇°C)来改善位单元写入能力。
[0059] 图4示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平和温度 向存储器提供动态或自适应WA的电路400。要指出，图4的那些与任何其它附图中的元件具 有相同附图标记(或名称)的元件可以按照任何与所描述的方式类似的方式操作或起作用， 但不限于此。
[0060] 为了不使实施例难以理解，将讨论图2-3与图4之间的差异，并且不再对先前描述 的特征进行详细讨论。在一个实施例中，自适应调制器电路1〇1(其为电路400的部分)是根 据具有存储器102的处理器的变化的温度、电压和/或频率而动态地调适WA的全数字化实施 方式。
[0061 ] 在一个实施例中，电路400包括数字比较器401 (例如，X0R逻辑门）。在一个实施例 中，数字比较器401从PCU 103接收作为数字信号的电压阈值，如虚线数字控制所示。在一些 实施例中，数字比较器401从另一逻辑电路接收作为数字信号的电压阈值。在一个实施例 中，电压阈值指示第一功率供应的阈值。例如，电压阈值可以是指示750mV阈值的一系列位 (例如，001111)。在一个实施例中，第一功率供应是由电压调节器(VR)402生成的，该电压调 节器接收输入功率供应并生成经调节的第一功率供应。在一个实施例中，VR 402是任何电 压调节器。例如，VR 402是基于开关电容器的降压VR或者DC-DC变换器。
[0062]在一个实施例中，数字比较器401从PCU 103接收作为数字信号的温度阈值。在一 个实施例中，温度阈值指示采用一系列位的形式的参考温度。例如，温度阈值可以是 000011，其指示75°C的温度阈值。在一个实施例中，热传感器104生成指示当前温度的模拟 信号。在一个实施例中，PCU 103接收该模拟信号并生成表示当前温度的数字字。在一些实 施例中，热传感器104可以提供表示当前温度的数字字，由PCU 103将该数字字传送至数字 比较器401(如虚线数字控制所示），或者由热传感器104将该数字字直接提供给数字比较器 401。使用全数字化自适应调制器电路101及相关联的电路的一个技术效果在于，消除了模 拟比较器(例如，运算放大器）、电阻器堆、带隙基准等，这减小了功耗和面积。
[0063] 可以借助于下述示例描述电路400的自适应WA方案。假设实现2.5GHz频率操作的 温度和第一功率供应分别处于75°C和750mV的范围内。在本示例中，将电压阈值设为750mV (即，例如，位代码00011 )，同时将温度阈值设置在75°C (即，例如，位代码10001)。
[0064] 在操作温度（即，TS)降至低于75°C时，动态WA启用从逻辑低转变为逻辑高，而动态 Μ启用_13从逻辑高转变为逻辑低。在一个实施例中，在第一功率供应降至低于750mV时，动 态WA启用也可以从逻辑低转变为逻辑高，而动态WA启用_13从逻辑高转变为逻辑低。在该实 施例中，启用（即导通)MP3，同时禁用（即，截止)MP2。由于MP3的尺寸大于MP2，因而WA偏置强 度增大。继续所述示例，Mux 203选择Pulse 1作为由MP1、MN1和丽2接收的WA脉冲。这里，较强 的WA偏置设置防止AC(交流)滞留故障，而较长的WA脉冲宽度设置(通过选择Pulsel)确保了 单元写入能力。
[0065] 在TS升高到高于75 °C的阈值时，动态WA启用从逻辑低转变为逻辑高，而动态WA启 用」3从逻辑高转变为逻辑低。在这种实施例中，启用MP2，同时禁用MP3。继续所述示例，Mux 203选择Pulse2作为由MP1、MN1和MN2接收的WA脉冲。Pulse2的脉冲宽度短于Pulsel。较弱的 WA偏置设置降低了功耗，因为没有发生AC滞留故障的风险。较短的WA脉冲宽度设置能够在 允许处理器以较高电压和/或频率操作的同时实现单元写入能力。
[0066] 实施例适用于很多不同类型的存储器。例如，实施例适用于双端口 SRAM、寄存器堆 和CAM存储器。传统的双端口 SRAM不能依赖于常规功率供应崩溃WA机制，其原因在于有可能 同时对沿正在经历功率供应崩溃的列的不同行进行读取和写入访问。如果对另一字线发生 了读取访问，那么崩溃的功率供应可能招致稳定性故障。在一个实施例中，使用NBL WA技术 来提供VMIN减小。在一个实施例中，NBL连同使第二功率供应崩溃一起改善了双端口 SRAM位 单元的写入能力。
[0067]图5示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平向存储 器提供动态或自适应NBL WA的电路500。要指出，图5的那些与任何其它附图中的元件具有 相同附图标记(或名称)的元件可以按照任何与所描述的方式类似的方式操作或起作用，但 不限于此。参考图2解释图5的实施例。为了不使实施例难以理解，不再详细讨论在图2中讨 论过的部件。
[0068]电路500包括图2的部件、缓冲器(任选的）、n型晶体管MN1、逻辑单元501和502以及 电容器CAPO和CAP1。在一个实施例中，脉冲发生器201和202由写入时钟信号生成NBLPULSE# 信号（即，NBL脉冲信号的反相形式）。在一个实施例中，比较器204和Mux 203基于第一功率 供应电压而确定脉冲和电容器尺寸的NBL控制设置。例如，在第一功率供应电压超过可调整 阈值时，使用较弱的NBL控制设置(即，较小电容器尺寸）。
[0069] 图6示出了根据本公开内容的一个实施例的用于根据变化的温度向存储器提供动 态或自适应NBL WA的电路600。参考图3和图5解释图6的实施例。为了不使实施例难以理解， 不再详细讨论在图3和图5中讨论过的部件。电路600示出了可以如何使用热传感器301动态 地确定NBL控制设置。
[0070] 在一个实施例中，脉冲发生器201和202来由写入时钟信号生成NBLPULSE#信号 (即，NBL脉冲信号的反相形式）。在一个实施例中，比较器204和Mux 203基于热传感器301提 供的操作温度TS而确定脉冲和电容器尺寸的NBL控制设置。例如，在操作温度超过来自LUT 302的可调整阈值时，使用较弱的NBL控制设置(即，较小的电容器尺寸）。
[0071] 图7示出了根据本公开内容的一个实施例的用于根据变化的电压供应电平和温度 向存储器提供动态或自适应NBL WA的电路700。参考图4和图5解释图7的实施例。为了不使 实施例难以理解，不再详细讨论在图4和图5中讨论过的部件。图7示出了可以如何使用电压 调节器402和热传感器104来动态地确定NBL控制设置。
[0072] 在一个实施例中，脉冲发生器201和302由写入时钟信号生成NBLPULSE#信号（即， NBL脉冲信号的反相形式）。在一个实施例中，比较器401和Mux 203基于热传感器104提供的 操作温度TS以及电压调节器402提供的操作电压而确定脉冲和电容器尺寸的NBL控制设置。 例如，在操作温度超过温度阈值和/或操作电压超过电压阈值时，使用较弱的NBL控制设置 (即，较小的电容器尺寸）。
[0073] 实施例适用于很多不同类型的存储器。例如，实施例适用于双端口 SRAM、寄存器堆 和CAM存储器。传统的双端口 SRAM不能依赖于常规功率供应崩溃WA机制，其原因在于有可能 同时对沿正在经历功率供应崩溃的列的不同行进行读取和伪读取访问。如果对另一字线发 生了读取或伪读取访问，那么崩溃的功率供应可能导致稳定性故障。
[0074] 在双端口 SRAM设计中，当存在行冲突，即，在同一行上发生两项操作(例如，读取和 写入的任何组合)时，可能发生最坏情况的读取稳定性压力。由于双端口 SRAM位单元被设计 为在行冲突期间是读取稳定的，因而在不发生行冲突时位单元的读取稳定性裕量较高。因 此，存在边际机会以使用浅功率供应崩溃连同NBL WA-起来扩展双端口 SRAM位单元的读 取/写入处理裕量。在一个实施例中，仅使用NBL WA技术来增强较高操作电压下的写入能 力。在另一实施例中，可以同时应用NBL以及使第二功率供应崩溃来扩展双端口 SRAM位单元 的写入能力窗口，以实现较低的操作VMIN。
[0075] 图8示出了根据本公开内容的一个实施例的显示根据变化的功率供应和温度而使 用NBL WA技术和功率供应WA技术的方法的流程图500。
[0076] 尽管按照特定顺序示出了参考图8的流程图中的各个框，但是可以对动作的顺序 进行修改。因而，可以按照不同的顺序执行所示的实施例，并且可以并行执行一些动作/框。 根据某些实施例，图8中列举的框和/或操作中的一些是任选的。所呈现的框的编号是为了 清晰起见，并非旨在规定各个框必须照其发生的操作的顺序。此外，可以按照各种各样的组 合来利用来自各个流程的操作。
[0077] 在框801，将第一功率供应的电压电平与电压阈值进行比较。在一个实施例中，电 压阈值可以是模拟电压。在这样的实施例中，比较器204是模拟比较器(例如，放大器）。在一 个实施例中，在框801，将第一功率供应的数字形式(例如，代码10001)与数字电压阈值(例 如，代码10011)进行比较。在这样的实施例中，比较器204是数字比较器(例如，多个X0R逻辑 门）。
[0078] 在框802,确定第一功率供应的电压电平是否低于第一阈值Thresholdl (例如，第 一电压阈值）。如果第一功率供应的电压电平低于电压阈值，那么该过程进行至框803,否则 该过程进行至框804。在框804,不使用任何WA技术，即，自适应调制器电路101禁用所有的WA 技术。在这样的实施例中，不使第二功率供应的电压电平崩溃，也不对位线上的负下垂的幅 度进行调制，从而获得最小的写入功耗。
[0079]在框803,确定第一功率供应的电压电平是否低于第二阈值Thresh〇ld2(例如，第 二电压阈值）。如果第一功率供应的电压电平低于第二电压阈值，那么该过程进行至框805， 否则该过程进行至框806。在框805,自适应调制器电路101启用NBL WA技术和第二功率供应 崩溃WA技术二者。在这样的实施例中，对第二功率供应的电压崩溃进行调制，并且还对位线 上的负下垂的幅度进行调制。在框806,自适应调制器电路101仅启用NBL WA技术。在这样的 实施例中，不使第二功率供应的电压电平崩溃，但仍对位线上的负下垂的幅度进行调制。 [0080] 在一个实施例中，WA技术是NBL WA技术，其中，自适应调制器101对电容器尺寸和/ 或针对电容器极板中的任一者的偏置条件进行调制，以调整写入操作期间的位线上的负电 荷。
[0081 ]图9A-B示出了根据一个实施例的分别说明NBL WA技术和具有功率供应崩溃WA技 术的NBL的效果的曲线图900和920。这里，X轴为时间，y轴为电压。在每一曲线图中，显示了 节点nl、WL(字线）、BL(位线)和n0上的电压。节点n0和nl对应于存储器位单元内部节点。
[0082] 图9C显示了一个这样的6T-SRAM位单元930。位单元930是传统SRAM单元，其具有如 图所示的耦合至BL、nO、BL#和nl的η型存取晶体管ΜΝΧ0和MNX1。位单元930还包括如图所示 的具有Ρ型晶体管ΜΡ0和ΜΡ1以及η型晶体管ΜΝ0和ΜΝ1的交叉耦合逆变器。第二功率供应耦合 至Ρ型晶体管ΜΡ0和ΜΡ1。通过耦合至BL的电容器(未示出）上的负电荷提供BL上的负下垂。通 过调整去往电容器的极板中的任一个的偏置电压和/或改变电容器的尺寸来控制BL上的负 下垂(即，欠驱动）的幅度。
[0083] 返回参考图9A，曲线图900示出了由仅NBL WA技术引起的写入操作故障，其中，第 二功率供应的电压电平（g卩，SRAMVCC)保持恒定，而在WL高时将BL动态拉低，但是BL并未低 到足以使所述位翻转，即，足以向位单元写入数据。图9B中的曲线图920示出了成功的写入 操作，其中，部署了NBL和第二功率供应崩溃（即，VCC崩溃)WA技术二者，从而使节点n0和nl 上的电压翻转，这使得新数据被写入到位单元。
[0084] 图10示出了根据本公开内容的一个实施例的说明使用WA技术的方法和设备的流 程图1000。要指出，图10的那些与任何其它附图中的元件具有相同附图标记(或名称）的元 件可以按照任何与所描述的方式类似的方式操作或起作用，但不限于此。尽管按照特定顺 序示出了参考图10流程图中的框，但是可以对动作的顺序进行修改。因而，可以按照不同的 顺序执行所示的实施例，并且可以并行执行一些动作/框。根据某些实施例，图10列举的框 和/或操作中的一些是任选的。所呈现的框的编号是为了清晰起见，并非旨在规定各个框必 须照其发生的操作的顺序。此外，可以按照各种各样的组合来利用来自各个流程的操作。 [0085]框1001、1002和1003示出了对具有存储器102的处理器或系统进行操作的各种模 式。框1001是以高的第一功率供应(例如，1.2V)和高频进行操作的加速模式。一般而言，在 加速模式下处理器的温度也会提高。框1002是以标称第一功率供应(例如，1.0V)和标称频 率(低于加速模式的高频)进行操作的性能模式。框1003是以低的第一功率供应(例如，0.7V 的VMIN电平)和低频(低于标称频率)进行操作的低功率模式。在一个实施例中，PCU 103通 过控制VR 402调整第一功率供应。在一个这种实施例中，P⑶103向VR 402发送提供第一功 率供应的电压识别(VID)代码表示的控制信号。
[0086] 在一个实施例中，电压比较器204是数字比较器，并将第一功率供应VID代码（例 如，32位代码)与来自熔断器阵列或LUT 302的32位参考代码（即，阈值)进行比较。在一个实 施例中，如果第一功率供应的电压电平大于阈值，则禁用自适应调制器电路101，即，禁用WA 电路。在这样的实施例中，使去往存储器阵列102的第二功率供应的电压电平保持恒定（即， 不被调制）。在一个实施例中，如果第一功率供应的电压电平低于阈值，则启用自适应调制 器电路101，即，启用WA电路。在这样的实施例中，对去往存储器阵列102的第二功率供应的 电压电平进行调制。
[0087] 图11是根据本公开内容的一个实施例的具有用于向存储器提供动态或自适应WA 的设备的智能装置或者计算机系统或SoC(片上系统）。要指出，图11的那些与任何其它附图 中的元件具有相同附图标记(或名称）的元件可以按照任何与所描述的方式类似的方式操 作或起作用，但不限于此。
[0088] 图11示出了能够使用平面接口连接器的移动装置的实施例的框图。在一个实施例 中，计算装置1600表示移动计算装置，例如，计算平板电脑、移动电话或智能电话、能够进行 无线操作的电子阅读器或者其它无线移动装置。应当理解，只是大致示出了某些部件，并未 在计算装置1600中示出这样的装置的所有部件。
[0089] 在一个实施例中，计算装置1600包括具有参考实施例描述的用于向存储器提供动 态或自适应WA的设备的第一处理器1610。计算装置1600的其它框也可以包括参考实施例描 述的用于向存储器提供动态或自适应WA的设备。本公开内容的各实施例还可以在1670内包 括诸如无线接口的网络接口，使得可以将系统实施例结合到诸如蜂窝电话或个人数字助理 的无线装置中。
[0090] 在一个实施例中，处理器1610(以及处理器1690)可以包括一个或多个物理装置， 例如微处理器、应用处理器、微控制器、可编程逻辑器件或者其它处理模块。处理器1690可 以是任选的。处理器1610执行的处理操作包括操作平台或操作系统的运行，可以在所述操 作平台或操作系统上运行应用程序和/或装置功能。处理操作包括与和人类用户或者和其 它装置的1/〇(输入/输出）相关的操作、与功率管理相关的操作和/或与将计算装置1600连 接至另一装置相关的操作。处理操作还可以包括与音频I/O和/或与显示I/O相关的操作。
[0091] 在一个实施例中，计算装置1600包括音频子系统1620,其表示与向计算装置提供 音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动程序、编解码器)部 件。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。可以将用于这样的功能的装 置集成到计算装置1600内，或者将其连接至计算装置1600。在一个实施例中，用户通过提供 由处理器1610接收并处理的音频命令而与计算装置1600相互作用。
[0092]显示子系统1630表示为用户提供视觉和/或触感显示以与计算装置1600交互的硬 件(例如，显示装置)和软件(例如，驱动程序)部件。显示子系统1630包括显示接口 1632,其 包括用于向用户提供显示的特定屏幕或硬件装置。在一个实施例中，显示接口 1632包括与 处理器1610分离的逻辑，其用于执行至少一些与显示相关的处理。在一个实施例中，显示子 系统1630包括为用户提供输出和输入二者的触摸屏(或者触控板)装置。
[0093] I/O控制器1640表示与和用户交互相关的硬件装置和软件部件。I/O控制器1640可 操作用于管理作为音频子系统1620和/或显示子系统1630的部分的硬件。此外，I/O控制器 1640示出了面向连接至计算装置1600的额外装置的连接点，用户可以通过该连接点与系统 交互。例如，能够附接至计算装置1600的装置可以包括麦克风装置、扬声器或者立体声系 统、视频系统或者其它显示装置、键盘或小键盘装置或者其它供诸如读卡机或其它装置等 特定应用使用的I/O装置。
[0094] 如上文所提及的，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交 互。例如，通过麦克风或其它音频装置的输入能够为计算装置1600的一个或多个应用或功 能提供输入或命令。此外，能够代替显示输出或者除显示输出之外提供音频输出。在另一个 示例中，如果显示子系统1630包括触摸屏，那么显示装置还充当输入装置，该装置可以至少 部分受到I/O控制器1640管理。在计算装置1600上还可以有额外的按钮或开关，以提供受到 I/O控制器1640管理的I/O功能。
[0095] 在一个实施例中，I/O控制器1640管理诸如加速度计、照相机、光传感器或其它环 境传感器或者其它能够包含到计算装置1600中的硬件的装置。输入可以是直接用户交互的 部分，也可以是向系统提供环境输入，以影响其操作(例如，对噪声的过滤、针对亮度检测调 整显示器、为照相机应用闪光灯或者其它特征）。
[0096] 在一个实施例中，计算装置1600包括功率管理1650,其管理电池功率使用量、电池 充电以及与节能操作相关的特征。存储器子系统1660包括用于在计算装置1600内存储信息 的存储装置。存储器可以包括非易失性(如果对存储装置的供电中断那么状态不发生变化） 和/或易失性(如果对存储装置的供电中断那么状态不确定)存储装置。存储器子系统1660 可以存储应用数据、用户数据、音乐、照片、文档或其它数据以及与计算装置1600的应用和 功能的运行相关的系统数据(不管是长期的还是暂时的）。
[0097]也可以将实施例的元件提供为用于存储计算机可执行指令(例如，实施文中讨论 的任何其它过程的指令)的机器可读介质(例如，存储器1660)。机器可读介质(例如，存储器 1660)可以包括但不限于闪速存储器、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁或光 卡、相变存储器(PCM)或者其它类型的适于存储电子或计算机可执行指令的机器可读介质。 例如，可以将本公开的实施例作为计算机程序（例如，BIOS)进行下载，可以经由通信链路 (例如，调制调解器或网络连接)通过数据信号将其从远程计算机(例如，服务器)转移至请 求计算机(例如，客户端）。
[0098]连接1670包括能够使计算装置1600与外部装置通信的硬件装置(例如，无线和/或 有线连接器和通信硬件)和软件部件(例如，驱动程序、协议组）。计算装置1600可以是单独 的装置，例如，其它计算装置、无线接入点或基站以及外围装置，例如，耳机、打印机或其它 装置。
[0099]连接1670可以包括多种不同类型的连接。概括地讲，将计算装置1600示为具有蜂 窝连接1672和无线连接1674。蜂窝连接1672大体是指通过无线载波提供的蜂窝网络连接， 例如经由GSM(全球移动通信系统)或其变型或衍生品、CDMA(码分多址)或其变型或衍生品、 TDM(时分多路复用)或其变型或衍生品、或者其它蜂窝服务标准提供的蜂窝网络连接。无线 连接(或无线接口）1674是指非蜂窝的无线连接，其可以包括个人区域网（例如，蓝牙、近场 等）、局域网（例如，Wi-Fi)和/或广域网（例如WiMax)或者其它无线通信。
[0100]外围连接1680包括用于实施外围连接的硬件接口和连接器以及软件部件（例如， 驱动程序、协议组）。应当理解，计算装置1600既可以是到其它计算装置的外围设备（"到" 1682)，也可以具有与之连接的外围装置（"来自"1684)。计算装置1600通常具有连接至其它 计算装置的"对接"连接器，从而实现诸如对计算机装置1600上的内容进行管理(例如，下载 和/或上载、改变、同步）的目的。此外，对接连接器能够允许计算装置1600连接至某些外围 装置，从而允许计算装置1600控制输出至例如视听系统或其它系统的内容。
[0101] 除了专有对接连接器或其它专有连接硬件之外，计算装置1600还能够经由常见的 或者基于标准的连接器实施外围连接1680。常见类型可以包括通用串行总线(USB)连接器 (其可以包括很多不同硬件接口中的任何一种）、包括迷你显示端口（MDP)的显示端口、高清 晰度多媒体接口（HDMI)、火线或其它类型。
[0102] 在说明书中提到"实施例"、"一个实施例"、"一些实施例"或者"其它实施例"是指 在至少一些实施例中但是未必在所有实施例中包括联系所述实施例描述的特定特征、结构 或特性。"实施例"、"一个实施例"或者"一些实施例"的各种形式的出现未必全部是指相同 的实施例。如果说明书陈述"可以"、"或许"或者"可能"包括部件、特征、结构或特性，那么就 是说不要求包含该特定部件、特征、结构或特性。如果说明书或者权利要求以单数冠词提及 元件，那么其不表示只有一个所述元件。如果说明书或权利要求提到"额外的"元件，那么其 不排除有不只一个额外元件。
[0103] 此外，可以在一个或更多实施例中通过任何适当的方式结合特定特征、结构、功能 或特性。例如，只要是在与第一和第二实施例相关的特定特征、结构、功能或特性不相互排 斥的地方，就可以使这两个实施例相结合。
[0104] 尽管已经结合本公开内容的具体实施例描述了本公开内容，但是考虑到上述说 明，这样的实施例的很多替代方案、修改和变化对本领域技术人员是显而易见的。例如，其 它存储器架构，例如，动态RAM(DRAM)可以使用所讨论的实施例。本公开内容的实施例旨在 涵盖所有这样的替代方案、修改和变化，以使之落在所附权利要求的广延范围内。
[0105] 此外，出于简化图示和讨论的目的，并且为了不使本公开内容难以理解，在所给出 的附图中可以或可以不示出公知的与集成电路（1C)芯片和其它部件的电源/接地连接。此 外，布置可能是按照框图的形式示出的，以避免使本公开内容难以理解，而且还鉴于这样的 事实，即，关于这样的框图布置的实施方式的细节高度依赖于要实施本公开内容的平台 (即，这样的细节应当充分地处于本领域的技术人员的权限内）。在为了描述本公开内容的 示例性实施例而阐述了细节(例如，电路)的地方，对本领域的技术人员显而易见的是，可以 在无需这些细节的情况下或者可以采用这些细节的变型来实践本公开内容。因而，应当将 说明书视为是说明性的，而非限制性的。
[0106] 下面的示例属于其它实施例。可以在一个或多个实施例中的任何地方使用示例中 的细节。也可以针对方法或过程来实施文中描述的设备的所有任选特征。
[0107] 例如，提供了一种设备，其包括:存储器；用以接收第一功率供应的第一功率供应 节点；耦合至存储器的用以为存储器提供第二功率供应的第二功率供应节点；耦合至第一 和第二功率供应节点的电路，所述电路可操作用于通过自适应地调整写入辅助脉冲的信号 特性而对第二功率供应的下垂进行动态调制。
[0108] 在一个实施例中，所述电路可操作用于通过调整写入辅助脉冲的脉冲宽度而动态 地调整第二功率供应的下垂。在一个实施例中，所述电路可操作用于通过调整耦合至第一 和第二功率供应节点的一个或多个晶体管的驱动强度而对第二功率供应的下垂进行动态 调制。在一个实施例中，所述电路包括用以感测相对于阈值参考电压的第一功率供应的电 压传感器。在一个实施例中，所述电路包括用以感测温度的热传感器。
[0109] 在一个实施例中，所述电路可操作用于在第一功率供应降至低于温度阈值时启用 基于负位线的写入辅助并对第二功率供应进行调制。在一个实施例中，所述电路可操作用 于在第一功率供应高于温度阈值时仅启用基于负位线的写入辅助。在一个实施例中，所述 电路包括用以将来自功率控制单元的数字信号与电压阈值和温度阈值中的一者或多者进 行比较的数字比较器。在一个实施例中，所述存储器是SRAM、寄存器堆或CAM之一。
[011 0]在另一个示例中，提供了一种设备，其包括:存储器;耦合至第一功率供应节点以 接收第一功率供应并且耦合至第二功率供应节点从而向存储器提供第二功率供应的一个 或多个功率门晶体管；以及用以动态地控制一个或多个功率门晶体管的栅极端子以调制第 二功率供应的下垂的电路。在一个实施例中，所述电路可操作用于通过自适应地调整写入 辅助信号的脉冲宽度而动态地调制第二功率供应的下垂的持续时间。
[0111] 在一个实施例中，所述电路包括用以感测相对于阈值参考电压的第一功率供应的 电压传感器。在一个实施例中，所述电路包括用以感测温度的热传感器。在一个实施例中， 所述电路包括用以将来自功率控制单元的数字信号与电压阈值和温度阈值中的一者或多 者进行比较的数字比较器。
[0112] 在另一个示例中，提供了一种系统，其包括:存储器;耦合至存储器的处理器，所述 处理器包括:用以接收第一功率供应的第一功率供应节点；耦合至高速缓存从而为所述高 速缓存提供第二功率供应的第二功率供应节点；耦合至第一和第二功率供应节点的电路， 所述电路可操作用于通过自适应地调整写入辅助信号的信号特性而对第二功率供应的下 垂进行动态调制；以及用于允许处理器通信耦合至另一装置的无线接口。
[0113]在一个实施例中，所述系统还包括显示单元。在一个实施例中，所述显示单元是触 摸屏。在一个实施例中，所述电路包括根据上文讨论的设备的设备。在一个实施例中，所述 高速缓存是SRAM、寄存器堆或CAM之一。
[0114] 在另一个示例中，提供了一种设备，其包括:存储器阵列；以及耦合至存储器阵列 的位线的电路，所述电路可操作用于通过自适应地调整与位线相关联的电容而对存储器阵 列的位线的电压下垂进行动态调制。在一个实施例中，所述电路包括用以感测操作温度的 热传感器。
[0115] 在一个实施例中，所述电路包括用以感测输入功率供应的电压传感器，所述输入 功率供应用于生成用于存储器阵列的功率供应。在一个实施例中，所述存储器阵列是SRAM、 寄存器堆或CAM之一。
[0116] 在一个实施例中，提供了一种系统，其包括:存储器、耦合至存储器的处理器以及 允许处理器与另一装置通信的无线接口，其中，处理器包括根据上文讨论的设备的设备。 [0117]提供了摘要以允许读者确定本技术公开内容的本质和主旨。在理解不可将摘要用 于限制权利要求的范围或含义的情况下提交摘要。据此将所附权利要求并入【具体实施方式】 中，其中每个权利要求自身代表独立的实施例。
【主权项】
1. 一种设备，包括： 存储器； 第一功率供应节点，其接收第一功率供应； 第二功率供应节点，其耦合至所述存储器，以为所述存储器提供第二功率供应；以及 电路，其耦合至所述第一功率供应节点和所述第二功率供应节点，所述电路能够操作 用于通过自适应地调整写入辅助脉冲的信号特性而对所述第二功率供应的下垂进行动态 调制。2. 根据权利要求1所述的设备，其中，所述电路能够操作用于通过调整所述写入辅助脉 冲的脉冲宽度而对所述第二功率供应的下垂进行动态调制。3. 根据权利要求1所述的设备，其中，所述电路能够操作用于通过调整耦合至所述第一 功率供应节点和所述第二功率供应节点的一个或多个晶体管的驱动强度而对所述第二功 率供应的下垂进行动态调制。4. 根据权利要求1所述的设备，其中，所述电路包括电压传感器，所述电压传感器感测 相对于阈值参考电压的所述第一功率供应。5. 根据权利要求1所述的设备，其中，所述电路包括热传感器，所述热传感器感测温度。6. 根据权利要求1所述的设备，其中，所述电路能够操作用于在所述第一功率供应降至 低于温度阈值时启用基于负位线的写入辅助并对所述第二功率供应进行调制。7. 根据权利要求6所述的设备，其中，所述电路能够操作用于在所述第一功率供应高于 所述温度阈值时仅启用所述基于负位线的写入辅助。8. 根据权利要求1所述的设备，其中，所述电路包括数字比较器，所述数字比较器将来 自功率控制单元的数字信号与电压阈值和温度阈值中的一者或多者进行比较。9. 根据权利要求1所述的设备，其中，所述存储器是下述选项之一： SRAM； 寄存器堆;或者 CAM〇10. -种设备，包括： 存储器； 一个或多个功率门晶体管，其耦合至第一功率供应节点以接收第一功率供应，并且耦 合至第二功率供应节点以向所述存储器提供第二功率供应;以及 电路，其动态地控制所述一个或多个功率门晶体管的栅极端子，以对所述第二功率供 应的下垂进行调制。11. 根据权利要求10所述的设备，其中，所述电路能够操作用于通过自适应地调整写入 辅助信号的脉冲宽度而对所述第二功率供应的下垂的持续时间进行动态调制。12. 根据权利要求10所述的设备，其中，所述电路包括电压传感器，所述电压传感器感 测相对于阈值参考电压的所述第一功率供应。13. 根据权利要求10所述的设备，其中，所述电路包括热传感器，所述热传感器感测温 度。14. 根据权利要求10所述的设备，其中，所述电路包括数字比较器，所述数字比较器将 来自功率控制单元的数字信号与电压阈值和温度阈值中的一者或多者进行比较。15. -种系统，包括： 存储器； 处理器，其耦合至所述存储器，所述处理器包括： 第一功率供应节点，其接收第一功率供应； 第二功率供应节点，其耦合至高速缓存，以为所述高速缓存提供第二功率供应； 电路，其耦合至所述第一功率供应节点和所述第二功率供应节点，所述电路能够操作 用于通过自适应地调整写入辅助信号的信号特性而对所述第二功率供应的下垂进行动态 调制；以及 无线接口，其允许所述处理器通信耦合至另一个装置。16. 根据权利要求15所述的系统，还包括显示单元。17. 根据权利要求16所述的系统，其中，所述显示单元是触摸屏。18. 根据权利要求15所述的系统，其中，所述电路包括根据权利要求2到8中的任一项所 述的设备。19. 根据权利要求15所述的系统，其中，所述高速缓存是下述选项之一： SRAM； 寄存器堆;或者 CAM〇20. -种设备，包括： 存储器阵列；以及 电路，其耦合至所述存储器阵列的位线，所述电路能够操作用于通过自适应地调整与 所述位线相关联的电容而对所述存储器阵列的所述位线的电压下垂进行动态调制。21. 根据权利要求20所述的设备，其中，所述电路包括热传感器，所述热传感器感测操 作温度。22. 根据权利要求20所述的设备，其中，所述电路包括电压传感器，所述电压传感器感 测输入功率供应，所述输入功率供应用于生成用于所述存储器阵列的功率供应。23. 根据权利要求20所述的设备，其中，所述存储器阵列是下述选项之一： SRAM； 寄存器堆;或者 CAM〇
【文档编号】G11C11/419GK105981104SQ201480074871
【公开日】2016年9月28日
【申请日】2014年3月5日
【发明人】G·K·沙曼纳, S·鲁苏, E·A·卡尔, Z·郭
【申请人】英特尔公司