专利名称：静态随机存取存储器单元及其制造工艺的制作方法
技术领域：
本发明涉及到SRAM(静态随机存取存储器)单元及其制造工艺。更确切地说是涉及到以负载器件是薄膜晶体管且SRAM单元是三维结构的方式构成的高集成度和低工作电压的SRAM单元及其制造工艺。
SRAM单元由二个倒相器和二个传送晶体管构成，其中的二个倒相器交叉连接，并由二个传送晶体管连接到位线。此倒相器通常由一个NMOS驱动晶体管和一个负载器件构成并被馈以电源电压。
图4A-图4C示出了典型的SRAM单元结构。在图4A-图4C中，示出了三种SRAM单元；这些SRAM单元在负载器件的构造和种类方面各不相同。亦即，在图4A所示的SRAM单元的情况下，由多晶硅组成的电阻器被用作负载器件101；在图4B的情况下，制作在衬底上的晶体管(称为体晶体管)被用作负载器件101；而在图4C的情况下，制作在驱动晶体管103上的晶体管(称为叠层晶体管)被用作负载器件101。在这些SRAM单元中，图4B和图4C所示的SRAM单元被称为完全CMOS型SRAM单元，特别是图4B所示的SPAM单元被称为整体完全CMOS型SRAM单元。参照图4A-图4C，参考号102和104分别表示传送晶体管和位线。
在上述的结构中，为了获得SRAM单元的更高的集成度，图4A和C所示的负载器件101最好是由多晶硅组成的电阻器或叠层晶体管。这是由于能够在制作于衬底上的驱动晶体管103上制作负载器件101，从而能够减小元件面积。
另一方面，考虑到对SRAM单元的驱动，下列情况是可取的。为了提高SRAM单元的稳定性并在低电压下对其进行驱动，要求用大的驱动电流来驱动负载器件。图5A示出了SRAM单元的状态，存储单元对于不平衡、器件不匹配和来自电源和邻近单元的噪声的耐受性用静态噪声容限SNM来表征。该SNM在图示上是用在两个单元倒相器的传送曲线(X和Y)之间形成的最大对角正方形Z的侧面Vn＝SNM表达。而且，图5B示出了负载器件跨导βp与SNM之间的关系。在图5B中，示出了βp越高则SNM越大；从而能够获得越大的容限。
此处，在图4B所示的整体完全CMOS型SRAM单元中，负载器件101的βp通常高达大约3×10-5A/V2。另一方面，图4C所示的负载器件101的βp通常约为1×10-7A/V2，致使在电源电压为1V或更低的情况下，难以使整体完全CMOS型SRAM单元充分地工作。而且，在图4B所示的整体完全CMOS型SRAM单元的情况下，负载器件101的通态电流的极限是50μA，但在图4C所示的负载器件101的情况下，通态电流的极限是1-10μA，因此，只能够在高的供给电压下使用此单元。
而且，图6示出了图4A和C所示的负载器件的I-V特性。如从图6可见，倘若用制作在驱动晶体管上的PMOS作为负载器件，则此单元能够驱动大电流并在低电压下工作。
于是，为了使单元在高集成度和低电压(1V或更低)下稳定地工作，希望在与体晶体管组成的负载器件中基本上相同的驱动电流下采用由叠层晶体管组成的负载器件。为此，改善叠层晶体管的迁移率是可取的。
在叠层晶体管中，多晶硅通常被用于有源区。为此，为了改善此晶体管的迁移率，需要增大构成多晶硅的晶体的晶粒尺寸(晶粒直径)。作为增大晶粒尺寸的一种方法，有一种方法是例如在大约600℃下对薄膜进行大约30小时的热处理或激光退火，使多晶硅薄膜从非晶硅薄膜固相外延生长。
然而，用这种方法得到的多晶硅膜的质量不能满意地用于SRAM单元。其理由是，在这种方法的情况下，晶粒边界被散射，使迁移率降低，同时，SRAM单元的特性分散。而且，由于长时间高温使用，制作在叠层晶体管下方的衬底上的晶体管的特性变坏，这也是一个问题。
下列方法被列举出来作为解决这些问题的办法。
如图7所示，制作在衬底111上的部分绝缘膜112被清除以形成窗口，然后淀积非晶硅膜113并进行热处理，从而以窗口的单晶硅作为核心而固相生长多晶硅膜(见Nobuhiko Oda等，Preprint of the 38th Physics-RelatedEngineers Association in Spring of 1991，p.742 31p-X-12，＂Solid Phase Growthof Si Using the U-LPCVD Method″)。在图7中，箭头表示固相生长方向。
如图8所示，在具有台阶部分的衬底111上淀积多晶硅膜114之后，将硅离子115注入到整个表面中大约与多晶硅膜相同的厚度。借助于硅离子注入，多晶硅膜114被转变成非晶态。但由于硅离子未被注入到台阶部分侧壁中的多晶硅膜114a中，故多晶硅膜114a保留其多晶态。然后，借助于执行热处理，以侧壁多晶硅膜114a作为核心而固相生长多晶硅膜(见日本未经审查的专利公开No.HEI 2(1990)-143414)。
如图9所示，在具有台阶部分116的衬底111上淀积非晶硅膜之后，执行热处理，以便在台阶部分附近形成含有稍大的多晶体的硅膜117。接着，清除台阶部分附近以外的不含有稍大多晶体的硅膜部分。然后，在整个表面上淀积非晶硅膜118并进行热处理，从而以稍大的多晶体作为核心，固相生长具有大晶粒边界的多晶硅膜(见日本未经审查的专利公开No.HEI8(1997)-288515)。在图9中，箭头表示固相生长方向。
除了上述方法外，还有一种利用催化元素有助于非晶硅的多晶化这一事实来制作多晶硅膜的方法(日本未经审查的专利公开No.HEI 9(1997)-312404)。根据此方法，首先使催化元素与非晶硅膜的特定区域相接触，然后进行热处理，从而以催化元素作为核心，固相生长多晶硅膜。接着，借助于在含有卤素的氧化气氛中，对这样得到的多晶硅膜进行氧化，在多晶硅膜上形成氧化膜，并同时对氧化膜进行催化元素吸杂。然后，借助于清除氧化膜，得到具有高的结晶能力的多晶硅膜。根据此方法，能够相当容易地获得多晶硅膜，且这样得到的多晶硅膜具有200cm2/Vsec或更高的迁移率。
上述方法存在下列问题。
在图7所示方法的情况下，由于结晶化也从窗口的侧壁附近进行，故形成的多晶硅膜的晶体方向不固定。而且，在图8所示方法的情况下，由于界面中的注入离子的浓度有变化，故离子注入的非晶硅膜与侧壁多晶硅膜之间的界面不清晰和准确。因此，难以得到具有均匀晶体方向的多晶硅膜。
在图9所示方法的情况下，在制作台阶部分的步骤和使台阶部分附近的多晶硅膜留下的步骤中，至少必须执行二次光刻；于是产生了制造时间长的问题。
在使用催化元素的方法的情况下，所用的催化元素与硅反应形成硅化物，从而担心制作在衬底上的晶体管受到沾污。而且，使用栓塞来将制作在衬底上的晶体管彼此连接到叠层晶体管。为了提高集成度，这种栓塞需要直接制作在叠层晶体管下方。然而，在采用此方法的情况下，栓塞起核心的作用，其结果是，在有源区中含有不希望有的晶体。
于是，根据本发明，提供了一种SRAM单元，它包含至少二个驱动晶体管和二个传送晶体管以及二个各由TFT组成且通过层间绝缘膜排列在这些晶体管上的负载晶体管，此负载晶体管的有源区包含非晶硅结晶能力由于采用催化元素的固相生长技术而改进了的硅膜以及用来防止催化元素扩散进入排列在层间绝缘膜与负载晶体管之间的驱动晶体管和传送晶体管的势垒层。
而且，根据本发明，提供了一种SRAM单元的制造工艺，它包含用层间绝缘膜覆盖二个驱动晶体管和二个传送晶体管；在层间绝缘膜上制作势垒层，用来防止催化元素扩散进入驱动晶体管和传送晶体管；在势垒层上制作非晶硅膜；借助于用催化元素的固相生长技术，形成具有改进了的非晶硅结晶能力的硅膜；借助于将硅膜图形化成所需的形状而制作有源区；以及在有源区上依次层叠栅绝缘膜和栅电极而形成负载晶体管。
从下列详细描述中，本申请的这些和其它的目的将变得更为明显。但应该理解的是，由于从这一详细描述中，本技术领域的熟练人员能够明了本发明构思与范围内的各种各样的改变和修正，故详细的描述和具体的例子虽然指出了本发明的最佳实施例，但仅仅是以示例的方法给出的。
图1A和图1B分别示出了根据本发明的SRAM单元的电路结构和示意剖面图。
图2A-图2F是根据本发明的SRAM单元在各个制造步骤中的示意剖面图。
图3A和图3B是示意图，示出了根据本发明的SRAM单元的各个制造步骤。
图4A-图4C示出了典型的SRAM单元的电路结构。
图5A和图5B示出了SRAM单元的状态和βp与SNM之间的关系。
图6示出了解释负载器件的I-V特性的曲线。
图7是用来解释多晶硅膜的已知固相生长技术的示意图。
图8是用来解释多晶硅膜的已知固相生长技术的示意图。
图9是用来解释多晶硅膜的已知固相生长技术的示意图。
首先，用层间绝缘膜覆盖二个驱动晶体管和二个传送晶体管。
对驱动晶体管和传送晶体管的结构没有特别的限制；可以采用任何已知的结构。例如，可以列举这样的一种晶体管，其中源区/漏区制作在诸如Si衬底和GaAs衬底之类的半导体衬底的表面层上，而栅电极制作在源区和漏区之间的沟道区上；以及这样的一种晶体管，其中被用作源区/漏区/沟道区和栅电极的Si膜，被制作在绝缘衬底上。此处，驱动晶体管和传送晶体管可以是P型导电或N型导电的。
而且，可以用LOCOS方法、杂质注入方法等，在各个分立晶体管周围制作元件隔离区。
覆盖驱动晶体管和传送晶体管的层间绝缘膜可以包含氧化硅膜、氮化硅膜、PSG膜或BPSG膜、或者由这些膜叠层而成的膜。层间绝缘膜的厚度根据所用的材料而变化，但通常为300-1200nm。对层间绝缘膜的制作方法没有特别的限制，但可以采用CVD方法、热氧化方法等。
而且，至于层间绝缘膜，最好对其表面进行整平，以便改善通过势垒层制作在层间绝缘膜上的非晶硅膜的结晶性。任何一种已知的方法都可以用作整平方法；例如，可以列举CMP方法(化学机械抛光方法)。
接着，在层间绝缘膜上制作势垒层，用来防止催化元素扩散进入驱动晶体管和传送晶体管。构成这种势垒层的材料的例子包括Al2O3、SixNyTiO2。而且，势垒层的厚度虽然根据所用的材料而有变化，但通常为20-100nm。溅射方法和CVD方法可以被用作势垒层的制作方法。
接着，在势垒层上制作非晶硅膜。非晶硅膜的厚度虽然根据所用的材料而有变化，但通常为30-60nm。对非晶膜的制作方法没有特别的限制；可以采用任何已知的方法。例如，可以采用LPCVD方法，其中诸如甲硅烷(SiH4)或乙硅烷(Si2H6)之类的硅烷基化合物被用作原材料气体。
而且，借助于使用催化元素的固相生长技术，制作非晶硅膜的结晶性得到了改善的硅膜。这一结晶性得到了改善的硅膜由多晶硅组成或主要由多晶硅组成。确切地说，考虑到迁移率的进一步改善，这一硅膜最好是多晶硅膜。
下面描述使用催化元素的固相生长技术。
此技术包含下列步骤使催化元素与非晶硅膜接触、借助于热处理而实现晶体生长、以及借助于热处理而对催化元素进行吸杂。
首先，可以采用任何能够改善硅的结晶性的催化元素作为接触步骤中能够使用的催化元素。具体的例子包括铁、锢、镍、钌、铑、钯、锇、铱、铂、铜和金。
任何涂敷含有催化元素的溶液的方法、CVD方法、溅射方法、汽相淀积方法、等离子体处理方法和气体吸附方法，都可以用作使催化元素与非晶硅膜接触的方法。此处，在调整供给的溶液量和重复性方面，涂敷溶液的方法是优越的。例如，借助于将催化元素的化合物溶解在溶剂中而得到的溶液，可以用作含有催化元素的溶液。而且在涂敷之后，最好用旋转干燥之类的方法清除溶剂。
在接触催化元素之后，进行热处理，从而使催化元素扩散进入非晶硅膜并成为生长硅晶体的核心。利用这种核心作为中心，硅晶体的固相生长步骤沿所需的非晶硅膜的方向进行；例如，倘若催化元素与非晶硅膜的表面接触，则硅晶体的固相生长沿薄膜的垂直方向进行，而倘若催化元素与非晶硅膜的侧面接触，则硅晶体的固相生长沿薄膜的水平方向进行。
所希望的热处理条件是温度为500-600℃，而处理时间为1-6小时。倘若温度低于500℃，或时间短于1小时，则固相生长不充分，因而是不可取的。另一方面，倘若温度高于600℃，或时间长于6小时，则由于发生絮凝现象而不可取。而且，热处理最好在惰性气体气氛中进行。
最好对催化元素进行调节，使之在具有改进了的结晶性的硅膜中保持约为1018cm-3。
接着，借助于对硅膜进行热处理，对硅膜中的催化元素进行吸杂。此热处理在例如含有卤素元素的氧化气氛中，或在掺磷之后的非氧化气氛中进行。此处，例如含有HCl、HF、HBr、Cl2、F2、Br2或CF4的氧气氛可以用作前一种含有卤素元素的气氛。此时，热处理条件最好是使厚度为20nm的氧化膜在800℃形成。而且，由诸如氮之类的惰性气体组成的气氛，可以用作后一种非氧化气氛。而且，此时可以采用在大约500-650℃的温度下进行热处理的条件作为热处理条件。更具体地说，倘若温度为550℃，则最好进行几个小时的热处理。
此处，借助于前一种热处理，催化元素被吸杂在制作于硅膜上的氧化膜中。另一方面，在后一种热处理的情况下，催化元素被吸杂在注入了磷的区域中。
作为固相生长技术，可以利用日本未经审查的专利公开No.HEI9(1997)-107100、日本未经审查的专利公开No.HEI 9(1997)-312402、或日本未经审查的专利公开No.HEI 9(1997)-312404所公开的技术。
接着，借助于将硅膜图形化成所需的形状而制作有源区。倘若催化元素的吸杂是在含有卤素元素的氧化气氛中实现的，则清除形成在硅膜上的氧化膜，然后进行硅膜的图形化。另一方面，倘若吸杂是在掺磷之后的非氧化气氛中实现的，则进行图形化，使掺磷的区域可以包括在待要清除的区域中。至于图形化方法，没有特别的限制，可以采用任何已知的方法。
接着，在有源区上依次制作栅绝缘膜和栅电极，从而形成各个负载晶体管。至于栅绝缘膜和栅电极，没有特别的限制；可以用已知的方法由已知的材料来制作。而且，有源区包括源区/漏区，但这些区域可以在制作栅电极之前制作，或在制作栅电极之后，用栅电极作为掩模来制作。倘若驱动晶体管和传送晶体管是N导电类型的，则负载晶体管最好是P导电类型的，而倘若驱动晶体管和传送晶体管是P导电类型的，则负载晶体管最好是N导电类型的。
而且，为了将负载晶体管的有源区电连接到驱动晶体管和传送晶体管，可以通过驱动晶体管和传送晶体管的希望连接的那些区域和通过有源区，制作通孔，然后用布线材料填充通孔，从而形成栓塞。此时，负载晶体管的有源区在其侧壁处与栓塞相接触。
多晶硅和难熔金属(例如钨或钛)可以用作构成栓塞的材料。倘若采用多晶硅，则栓塞的制作最好在改进了非晶硅膜的结晶性之后进行。这是由于，若在结晶性改进之前制作栓塞，则非晶硅膜与栓塞彼此接触的部分会成为核心，致使在非晶硅膜中从这一部分生长晶体。在构成栓塞的材料中，希望采用难熔金属。其理由是，倘若采用多晶硅，例如，若作为驱动晶体管的NMOS的N型漏区和作为负载晶体管的PMOS的P型漏区彼此被连接，则引起PN结，起寄生二极管的作用，从而降低SRAM单元的工作容限，而且，难以将用来改善多晶硅的电导率的杂质注入到栓塞下方部分。相反，倘若采用难熔金属，则能够防止寄生二极管的产生。
进一步，借助于在制作源区/漏区之前制作栓塞，能够借助于制作源区/漏区时执行的热处理而更加确保栓塞与有源区之间的电连接。
图1A和图1B示出了用上述制造步骤制作的SRAM的电路结构和特征示意剖面图。参照图1A，Q1和Q2表示驱动晶体管；Q3和Q4表示负载晶体管；而Q5和Q6表示传送晶体管。再参照图1B，参考号1表示衬底；参考号2表示与源区/漏区13(图1B中的漏区)接触且构成相邻晶体管的栅电极的布线层；参考号3表示势垒层；参考号5表示有源区；参考号6表示负载晶体管Q3的栅电极；参考号7表示栓塞；参考号8表示栅绝缘膜；参考号10表示层间绝缘膜；而参考号11表示驱动晶体管Q1的栅电极。图1B所示的结构仅仅是一个示范性结构，它是可以被改变的。
参见图1B的SRAM结构，P型晶体管Q3(PMOS)的漏区必须与晶体管Q1的漏区相连结，如所说明的那样，形成到达所述布线层2的接点。作为图1A中晶体管Q2的栅电极的布线层2，是N型导电型的。因此，例如若我们直接用相同的P型层5使Q3漏区与Q1漏区相连，则可形成一个P-N二极管结。这将在Q1和Q3漏区之间造成一阻值高的非线性电阻以及该SRAM单元工作容限的劣化。因此，有必要使用一层金属层将该P型和N型多晶硅层互连，或将该P-N二极管结短路。
实施例1在图2A-图2F的基础上，进一步来描述SRAM单元的制造工艺。
首先，用普通的CMOS制造技术，在由硅组成的衬底1上制造NMOS晶体管(驱动晶体管和传送晶体管)。由多晶硅组成的栅电极11，是NMOS晶体管的栅电极。而且，借助于直接接触到NMOS晶体管的漏区而形成由多晶硅组成的布线层2，以便用作相邻NMOS晶体管的栅电极。在制作NMOS晶体管的源区/漏区13之后，用CVD方法淀积厚度为1200nm的由氧化膜组成的层间绝缘膜10，并用CMP方法进行整平。氧化膜10的厚度在整平之后是800nm。在整平之后，用溅射方法淀积厚度为50nm的由氧化铝(Al2O3)组成的势垒层3(见图2A)。
接着，利用硅烷气体作为原材料，用LPCVD方法，在500℃的气氛中，在势垒层3上制作厚度为70nm的非晶硅层4。然后，对非晶硅层4进行固相生长处理。亦即，将含有催化元素的溶液涂敷在非晶硅层4上(见图2B)。在图2B中，参考号20表示含有催化元素的涂敷膜。此涂敷膜20被旋转干燥，以便清除溶剂，然后在600℃下热处理8小时。利用这一热处理，催化元素被扩散进入非晶硅层4以组成硅化物，从而沿非晶硅层4的垂直方向，以硅化物作为核心发生固相生长。结果，能够改善非晶硅层4的结晶性。而且，在热处理之后，得到的具有改进了的结晶性的硅膜4a中所含的催化元素的浓度，约为1018cm-3。
接着，为了清除硅膜4a中过量的催化元素，利用了磷的吸杂效应。亦即，用CVD方法，在硅膜4a上淀积氧化膜21，然后用光刻方法清除氧化膜21，同时留下所需形状的覆盖有源区的部分氧化膜21。利用这样留下的氧化膜21作为掩模，在注入能量为10keV而剂量为2×1015cm-2的条件下，将磷离子31P+22注入到硅膜4a中(见图2C)。而且，为了避免出现对有源区的干扰和扰动，对SRAM单元阵列周围的区域也进行这一注入。在注入之后，在氮气气氛中，于600℃下进行12小时热处理。利用这一热处理，催化元素能够进入到磷注入的区域中。
含有大量催化元素的磷注入区被清除，同时用图形化方法形成有源区5。然后制作厚度约为10nm的由氧化硅膜组成的栅绝缘膜8，以便覆盖有源区5(见图2D)。此时，为了提高栅绝缘膜8的薄膜质量并改进有源区5的电学特性，在1000℃下进行15秒钟的灯退火。
接着，利用光刻胶掩模30，开出通孔31，用以使布线层2与有源区5互相连接(见图2E)。在源区/漏区与稍后待要制作在有源区5中的沟道区中分隔于沟道区且包括至少部分漏区的位置处，制作通孔31的窗口。
然后，清除光刻胶掩模30，在整个表面上淀积厚度为50nm的TiN膜(未示出)，并接着，用CVD方法淀积作为难熔金属的钨膜。而且，借助于对钨膜进行图形化，可以制作栅电极6，还可以在通孔31中制作栓塞7。然后，用栅电极6作为掩模，将49BF2+注入到有源区5中，从而以自对准方式形成源区/漏区(见图2F)。
之后，通过普通的互连金属化工艺，能够形成配备有制作在衬底上的NMOS晶体管上的PMOS晶体管的SRAM单元。
实施例2在用与图2A情况相同的方法在层间绝缘膜10上制作势垒层3之后，用与图2B所示相同的方法制作非晶硅膜4。
接着，如图3A所示，利用由氧化硅组成的且由CVD方法制作的掩模40，将含有催化元素的溶液涂敷到非晶硅膜4上。如图样3B所示，利用此掩模40，可以在掩模40各个部分之间形成涂敷膜41。在图3B中，参考号43表示衬底，其结构具有势垒层3和制作在其下方的其它区域。
接着，在600℃下进行8小时热处理，涂敷膜中的催化元素从而扩散进入非晶硅膜4，以组成硅化物；并沿非晶硅膜4的横向方向发生固相生长，从而能够改善结晶性。
此处，如图3B所示，非晶硅膜的结晶性的改善从二侧向中心发展，致使形成在中心部分的晶粒边界的处理成了问题。关于这一点，如图3A所示，借助于确保晶粒边界出现在二个SRAM单元阵列制作区42之间的部位A中(换言之，借助于确保有源区不制作在形成晶粒边界的区域中)，在制作SRAM单元时，清除含有晶粒边界的硅膜。
然后，可以用与图2C-图2F所示相同的步骤来制作的SRAM单元，它具有下列优点根据本发明的SRAM单元具有下列优点(1)由于负载晶体管被制作在驱动晶体管和传送晶体管上，故集成度高；(2)由于负载晶体管具有包含被使用催化元素的固相生长技术改善了非晶硅的结晶性的硅膜的有源区，故能够制作低驱动电压运行下具有高迁移率和大驱动电流的负载晶体管；以及(3)由于在驱动晶体管与负载晶体管之间，以及在传送晶体管与负载晶体管之间提供了势垒层，故能够防止催化元素扩散进入驱动晶体管和传送晶体管中。
而且，在制作负载晶体管的有源区之后，开出一个通孔用来将驱动晶体管和传送晶体管连接到负载晶体管，并用难熔金属填充此通孔，从而能够使用固相生长技术而不会受到不利的影响。
权利要求
1.一种SRAM单元，它包含至少二个驱动晶体管和至少二个传送晶体管以及至少二个各由TFT组成且通过层间绝缘膜排列在所述驱动和传送晶体管上的负载晶体管，此负载晶体管的有源区包含非晶硅结晶能力由于采用催化元素的固相生长技术而得以改进的硅膜以及用来防止催化元素扩散进入排列在层间绝缘膜与负载晶体管之间的驱动晶体管和传送晶体管的势垒层。
2.根据权利要求1的单元，其中的势垒层由Al2O3、SixNy或TiO2组成。
3.根据权利要求1的单元，其中的负载晶体管被配备有制作在负载晶体管的有源区和层间绝缘膜中的通孔的栓塞连接到驱动晶体管和传送晶体管，且负载晶体管的有源区与栓塞在通孔的侧表面上彼此连接。
4.根据权利要求3的单元，其中的栓塞由与负载晶体管的栅电极相同的金属材料组成。
5.根据权利要求4的单元，其中的金属材料包含难熔金属。
6.根据权利要求1的单元，其中的负载晶体管制作在其表面被CMP技术整平了的层间绝缘膜上。
7.根据权利要求1的单元，其中的催化元素是铁、钴、镍、钌、铑、钯、锇、铱、铂、铜或金。
8.根据权利要求1的单元，其中的硅膜是多晶硅膜。
9.一种SRAM单元的制造工艺，它包含用层间绝缘膜覆盖二个驱动晶体管和二个传送晶体管；在层间绝缘膜上制作势垒层，用来防止催化元素扩散进入驱动晶体管和传送晶体管；在势垒层上制作非晶硅膜；借助于用催化元素的固相生长技术，形成具有改进了的非晶硅结晶能力的硅膜；借助于将硅膜图形化成所需的形状而制作有源区；以及在有源区上依次层叠栅绝缘膜和栅电极而形成负载晶体管。
10.根据权利要求9的工艺，其中在制作栅绝缘膜之后但制作负载晶体管的栅电极之前，在栅绝缘膜、负载晶体管的有源区和层间绝缘膜中制作通孔；在整个表面上淀积金属材料；然后对金属材料组成的层进行图形化，以便在通孔中形成栓塞，并由此来将负载晶体管连接到驱动晶体管和传送晶体管，并形成负载晶体管的栅电极。
11.根据权利要求9的工艺，其中的固相生长技术包含使催化元素与非晶硅膜接触的步骤；用热处理实现晶体生长的步骤；以及用热处理对催化元素进行吸杂的步骤。
12.根据权利要求11的工艺，其中用涂敷含有催化元素的溶液的方法来进行催化元素的接触。
13.根据权利要求11的工艺，其中用于晶体生长的热处理是在500-600℃下，于惰性气体气氛中，进行1-6小时。
14.根据权利要求11的工艺，其中吸杂步骤中的热处理，在含有卤素元素的氧化气氛中，或在磷掺入到非晶硅膜中之后的非氧化气氛中进行。
15.根据权利要求11的工艺，其中通过吸杂步骤，含有大量催化元素的区域出现在待制作的有源区的外面；并在对有源区进行图形化时，含有大量催化元素的区域被清除。
全文摘要
一种SRAM单元,它包含至少二个驱动晶体管和二个传送晶体管以及二个各由TFT组成且通过层间绝缘膜排列在这些晶体管上的负载晶体管,此负载晶体管的有源区包含非晶硅结晶能力由于采用催化元素的固相生长技术而得以改进了的硅膜以及用来防止催化元素扩散进入排列在层间绝缘膜与负载晶体管之间的驱动晶体管和传送晶体管的势垒层。
文档编号H01L21/84GK1261207SQ0010112
公开日2000年7月26日 申请日期2000年1月19日 优先权日1999年1月19日
发明者A·O·阿丹, 小山润, 山崎舜平 申请人:株式会社半导体能源研究所, 夏普公司