专利名称：硅毫微结构,硅量子线阵列的形成方法,以及基于此的设备的制作方法
技术领域：
本发明涉及形成准一维固态硅毫微结构的方法。此类毫微结构可以形成毫微级电子和光电子制造技术的基础，尤其是，除了硅量子线阵列，还能够用于制造基于硅的光电子和毫微电子设备。
尤其是，本发明涉及通过离子辐射，更具体地讲，通过向绝缘硅(silicon-on-insulator，SOI)材料的高纯表面溅射氮分子离子的均匀流的工艺，形成硅量子线，从而形成提供纳米级硅“量子线”阵列的波浪形突起。量子线阵列可以在光电子设备中通过阵列传导用作光源，或者用在毫微电子设备；例如，在场效应晶体管中用作沟道。
这种已知方法有几个缺点。在硅表面形成V形槽时，使用电子束光刻和湿法化学蚀刻的方法，不仅限制了结构的元件密度，也降低了线的产出率。该工艺缺少现场控制也进一步降低了线的产出率。小的线密度使得线不能用于在邻线中带电粒子交互作用很重要的毫微电子设备类型中。
先前公开的工作(本发明的发明人也是合作作者之一)公开了一种在硅上，尤其是在绝缘硅上形成波序结构(WOS)的方法。该方法包括在超高真空中，由以光栅方式扫描的氮分子离子探头对SOI硅层进行溅射，以形成一种周期性、波浪形的毫微级突起(WOS)。毫微级突起的“波阵面”是在离子入射的方向。该方法包括检测SOI绝缘体的二次离子发射信号，并在此信号到达预定值的时候终止溅射。该参考文献也公开了WOS成型与离子能量E，离子入射角θ(相对于曲面法线)，以及SOI样本的温度T的关系。该方法也确定了突起成型工艺的一个特征，即对应于WOS强增长开始的溅射深度Dm，并且讨论了Dm和E，θ，T和WOS波长λ的关系。该方法进一步指出SOI硅厚度DB不得小于使用预定波长形成稳定WOS的溅射深度(此深度等于突起的成型深度，下文称为DF)(V.K.Smimov，D.S.Kibalov，S.A.Krivelevich，P.A.Lepshin，E.V.Potapov，R.A.Yankov，W.Skorupa，V.V.Makarov，A.B.Danilin；“Wave-ordered structure formed on SOIwafers by reactive ion beams”，Nuclear Instruments and Method in PhysicsResearch B，1999年第147卷第310-315页，Elsevier Science Ltd.)(参考文献2)。
涉及本发明人之一的其它工作还公布了在惰性环境中、在1000℃下对参考文献2中提到的材料进行一个小时退火的工艺，以及在SOI材料的硅-绝缘体界面上的WOS的内部结构(V.K.Smirnov，A.B.Danilin；“Nanoscale wave-ordered structure on SOI”；Proceedings of theNATO Advanced Research Workshop“Perspective，Science andtechnologies for novel silicon on insulator devices”，P.I.F.Hemment编辑，1999年，Elsevier Science Ltd.)(参考文献3)。
涉及本发明人之一的其它工作还公布了氮化硅(Si3N4)层厚度DN和离子能量E、到表面的离子入射角和高温退火(900-1100℃下处理一个小时)之间的关系。退火处理对于DN没有影响，但是使得Si/Si3N4之间的交界面更清晰。如下所示，DN等于离子到硅中的渗入距离R，这和用于WOS成型的同一个能量范围E成线性函数关系。根据该参考文献中公布的数据，R和E之间的关系如下R(nm)＝1.5E(keV)+4(1)(V.I.Bachurin，A.B.Churilov，E.V.Potapov，V.K.Smirnov，V.V.Makarov，A.B.Danilin；“Formation of Thin Silicon Nitride Layers on Siby Low Energy N2+Ion Bomardment”-Nuclear Instruments and Methodin Physics Research B，1999年第147卷第316-319页)(参考文献4)。
上述的参考文献2、3和4综合起来公开了一种形成硅量子线阵列的基本方法。在毫微电子和光电子设备中，与使用单独的线相比，使用硅量子线阵列的主要优点首先是提高了设备生产率和增强了电流特性的信噪比，并由于相邻量子线中带电粒子的相互作用，在基于阵列的设备中提供了新功能的可能。
在参考文献2、3和4中所述的基本方法具有多种缺点。参考文献2没有回答当溅射深度从Dm增加到DF时，WOS波长λ是否改变，或者Dm和DF之间是否有相互影响。本发明认为，该工艺的特征应当和参考文献2中所述的在深度DF而不是Dm时所形成的最终WOS结构相关。另外，参考文献2没有回答形成WOS的(E，θ)平面的范围是否有限制。
参考文献2、3和4中所述方法的这些限制表明，SOI硅层的要求厚度一般不能由这些参考文献中提及的不同参数之间的关系来预先确定。另外，用于控制溅射工艺的关键参数(离子能量E，离子入射角θ和SOI温度T)也不能预先确定。还有，为了绝缘SOI中形成的WOS中的相邻的硅线，确保WOS突起的槽和SOI硅层与SOI绝缘层之间的边界精确一致是很重要的。参考文献2中提到，二次离子发射信号可以用作为终止溅射处理的基础，但是没有公开预先确定对应于硅线绝缘的信号值的任何方法。
也就是说，以前公开的方法没有公开一种通用的方法，使得能够稳定地形成WOS，从而使得WOS的槽和SOI硅绝缘体的边界一致，从而形成绝缘硅线的阵列。
另外，对于将基于硅的毫微电子和光电子技术和此工艺集成的实际使用，必须确保在表面的特定微小区域上形成毫微结构阵列，以获得有用的结构，例如，通过阵列连接的两个绝缘的硅垫。然而，前面所述方法没有解决诸如光刻是否可以用于此用途的问题，如果可以，可以使用哪一种掩模层。
本发明人同时确定，WOS形成过程对于SOI表面的纯度状况高度敏感，尤其是氧化硅的存在，其降低了WOS突起的平面度。众所周知，在暴露于空气的硅表面，经常有一层薄的天然氧化硅。
所有上述的缺点都这样或那样地和用作实际用途的WOS成型工艺的可控性相关。
众所周知，毫微电子设备包含由硅沟道连接的硅垫，使用直径为20nm(称为“量子点”)，40nm厚的绝缘层覆盖垫和沟道的表面，在绝缘层的表面有一个电极。硅接触垫和沟道位于SOI材料的硅层中(E.Leobandung，L.Guo，Y.Wang，S.Chou；“Observation of quantum effectsand Coulomb blockade in silicon quantum-dot transistors at temperatureover 100K”Applied Physics Letters，1995年，第67卷，第7期，第938-940页，American Institute of Physics，1995)(参考文献5)。
由于该设备的小尺寸到了微光刻技术的极限，所以本设备的缺点是缺少沟道阵列和低的设备生产率；即，操作结果只有很低的可重复性。
另外一种设备，基于量子线的FET包含使用矩形截面为86×100nm2的七个硅线性沟道连接的硅垫。使用30nm厚的氧化硅层覆盖硅沟道。在这些沟道组之上有一个电极门。此设备是使用SOI材料制造的(J.P.Colinge，X.Baie，V.Bayot，E.Grivei；“A Silicon-on-InsulatorQuantum Wire”-Solid-State Electronics，1996年，第39卷，第1期，第49-51页，Elsevier Science Ltd 1996)(参考文献6)。
这种已知设备的缺点在于，由于用于制作设备的光刻方法的局限，不能形成之间距离等于沟道长度的硅沟道。
以上引用的不同参考文献显示了如何才能在特定试验条件下制造硅量子线阵列。然而，没有一个解释了如何使特定的试验处理普遍化，从而能够制作预定尺寸的量子线，或者如何进行高效的过程控制。另外，需要将硅量子线阵列集成到有用的设备中；例如，在FET中形成沟道阵列。
优选地，基于先前得到的、和所述周期性波浪形突起相关的所述的离子能量、所述的离子入射角、所述的硅层温度、所述的成型深度、所述波浪形突起的高度的经验数据，确定所述的离子能量、所述的离子入射角、所述的硅层温度、所述的成型深度、所述波浪形突起的高度，其中，由所述的离子能量确定所述的离子穿透距离。
优选地，该方法还包括在溅射之前，在溅射区域之上的所述硅表面上放置含有具有悬垂边的窗口的氮化硅掩模，并且通过所述的窗口对所述的硅表面进行溅射。
优选地，该方法还包括在溅射之前，在形成所述的波浪形突起的所述硅层的表面上，去除杂质。
优选地，该方法还包括在溅射之后，在惰性环境中，对具有所述突起的材料进行退火处理。优选地，在1000℃到1200℃的温度范围内对材料进行至少一个小时的退火处理。
在本发明的优选实施例中，所述的硅毫微结构包括硅量子线阵列，所述的硅包括绝缘硅材料的硅层，所述方法还包括将所述硅层的厚度选定为大于所述波浪形突起的成型深度、所述波浪形突起的高度和所述的离子穿透距离之和。
优选地，该方法还包括在溅射过程中从所述绝缘硅材料的绝缘层检测二次离子发射信号；以及当检测到信号的值到达预定阈值的时候，结束溅射。
优选地，所述二次离子发射信号的所述阈值是，在此值时，信号以等于信号噪声部分正负峰间高度的值超过平均背景值。
根据本发明的其它方面，提供了一种包含使用本发明第一方面方法形成的量子线阵列的光电子和电子设备，比如，包含由所述硅量子线阵列连接的硅垫、在所述量子线阵列上有绝缘层、在所述的绝缘层上有电极的设备。
实施本方法的装置包括一个超高真空室；一个进样附件；一个在样本表面上具有可调离子能量和离子探头位置的离子微束柱；电子枪；具有定位、倾斜和旋转功能以及变化和控制样本温度的装置的样本保持器；二次电子探测器；以及二次离子质量分析仪。现有技术中有合适的装置作为多技术表面分析高性能仪器。
本发明通过在单参数的基础上(即期望的阵列周期(波长)，其控制该工艺中的所有相关参数)提供该工艺的可控性，从而克服了现有技术的缺点。
优选实施例详细说明参见附图，
图1A显示的是根据本发明使用的初始SOI结构，包括硅基底5、氧化硅绝缘层4、在其中将要形成量子线的硅层3、在硅层3上形成的薄氧化硅层2、以及在薄氧化硅层2上形成的氮化硅掩模层1。图1B显示的是根据本发明溅射之后的结构，包括图1A中的硅基底5和氧化硅绝缘层4，其中，图1A中的硅层3已经由溅射而发生了变化，在由图1A中的掩模层1所掩盖的范围中形成硅层6，在掩模层1之外暴露的范围由溅射过程形成硅毫微结构阵列7。箭头指的是在溅射过程中N2+离子流的方向。
在参考文献2中描述了形成WOS的基本溅射过程。如其所述，聚焦离子束在SOI材料的表面进行光栅扫描。
图1D显示的是根据本发明，由溅射工艺形成的硅毫微结构阵列截面的实例，其包括非晶氮化硅区域8，非晶硅和氮化硅混合区9，氧氮化硅区域10，和结晶硅区域12。
如图1中所示，下面列出了和SOI材料相关的参数，WOS结构和WOS成型工艺DB是SOI材料的硅层3的初始厚度；DF是突起成型深度(即，通过溅射从硅层3的初始表面去除到WOS波浪形波峰的材料最小厚度，以获得稳定的WOS，“溅射深度”是从初始硅表面到WOS顶部的垂直距离)。
H是稳定WOS突起的高度；即，波峰和最近波谷的垂直距离(波幅的二倍)。
R是在给定离子能量下，到硅中的离子穿透距离。
本发明尤其涉及控制溅射过程，以允许使用预定参数可靠地形成所要求的硅毫微结构。本发明人对于WOS形成过程的进一步调查，得出如下结论(a)从溅射深度Dm下形成WOS的初始阶段，到溅射深度DF(突起成型深度)下的WOS结构稳定阶段，WOS波长λ保持不变，之后在连续溅射时，直到DF值的几倍。
(b)从深度Dm到深度DF，突起高度随时间线性增加，在深度DF时达到值H，之后在连续溅射时保持不变。即，在超过DF之后，在连续溅射时，WOS的形状和尺寸保持不变，而SOI材料上的WOS位置以和离子入射相反的方向移动(图1D中的虚线说明的是，当溅射深度等于DF时WOS的位置，而主图显示的是在终止溅射之后的结构)。
(c)DF和Dm的关系如下公式所示DF＝1.5Dm(D)DF和WOS波长λ的关系如下公式所示DF(nm)＝1.316(λ(nm)-9) (2)对于λ的范围9nm到120nm。
(e)H和λ成比例关系，这个比例根据离子束入射角θ而变化，例如当θ＝41℃，H＝0.26λ当θ＝43℃，H＝0.25λ当θ＝45℃，H＝0.23λ当θ＝55℃，H＝0.22λ当θ＝58℃，H＝0.22λ (3)(f)硅表面离子发射区域“真正”二次电子发射的行为反映了在溅射深度Dm时WOS的状况和在溅射深度DF时稳定WOS的形成。发射增加的启动和溅射深度有关。
对于确定λ和离子束能量E、离子束入射角θ和SOI材料的温度T(更具体的讲，SOI硅层的温度)之间的关系也做了调查。图1E介绍了在室温下，λ和E、θ之间的变化关系。曲线15确定了形成WOS的范围。曲线15、16和120限定了WOS范围的一部分，在该部分中，波浪形突起具有根据公式(2)的λ和DF的线性关系的相关的结构。图1F说明了对于不同的E和θ的值，λ和T之间的变化关系。曲线22对应于E＝9keV，θ＝45℃。曲线24对应于E＝5keV，θ＝45℃。曲线26对应于E＝9keV，θ＝55°。
根据这些数据，可以看出，在室温下，λ能够在30nm到120nm之间的可用范围之间变化。将样本的温度从室温改变到550K，没有明显的影响。将样本从550K加热到850K时，和室温时的相应值比较，λ的值降低3.3倍。
本发明人进一步确定，给定的WOS所需的SOI材料硅层3的深度DB可以使用下面的公式描述DB＞DF+H+R (4)注意到深度DB＝DF+H对于形成稳定的WOS是足够的。然而，本发明人已经发现，在计算最小厚度DB，以确保通过溅射过程和/或其后溅射产品的高温退火，以稳定形成相互隔离的量子硅线的时候，考虑离子穿透距离R是很重要的。
本发明人的调查同时确认，当WOS的波谷到达从SOI材料的硅绝缘体边界起的约R距离时，开始从SOI绝缘体的二次离子发射(在溅射深度确定领域中，已经知道埋入边界的预先检测的这个效果)。
这些调查提供了基于WOS波长λ的预定值，控制形成预定硅毫微结构的基础。
图1E中说明的数据允许在室温下，在波长λ30nm到120nm的预定值范围内，确定E和θ的值，30nm是在室温下可以获得的最小波长λ(此时E＝2keV，θ＝58℃)。通过加热SOI材料到高于550K，可以获得更小的波长λ值，如图1F所示。
因此，对于选定的值λ，可以确定E、θ和T的合适值。可以通过公式(1)和(2)及经验数据(3)，计算离子穿透距离和成型深度DF。可以通过公式(4)，计算SOI硅层所需的厚度DF。
例如，如果要制作线周期(λ)为30nm的硅量子线阵列，从图1E中，可以确定(通过外推法)对于λ＝30nm，E＝2keV、θ＝58℃。通过这些值，可以确定R＝7nm，H＝6.6nm，DF＝27.6nm，而DB＝41.2nm。
在另外一个实例中，如果要制作线周期(λ)为9nm的硅量子线阵列，应当将样本加热，以获得λ以3.3倍数的降低，从而，在850K时，λ＝9nm，对应于室温时的λ＝30nm。从图1E中，可以确定(通过外推)在850K，λ＝9nm时，E＝2keV，θ＝58℃。通过这些值，可以确定R＝7nm，H＝1.98nm，DF＝0nm，而DB＝8.98nm。
在另外一个实例中，如果要制作线周期(λ)为120nm的硅量子线阵列。从图1E中，可以确定λ＝120nm时，E＝8keV，θ＝45℃。通过这些值，可以确定R＝16nm，H＝27.6nm，DF＝146nm，而DB＝189.6nm。对于同样的λ，可以确定另外的参数。例如对于λ＝120nm时，E＝5.5keV，θ＝43℃。通过这些值，可以确定R＝12.25nm，H＝30nm，DF＝146nm，而DB＝188.3nm。
这样，基于9nm到120nm范围的量子线阵列预定周期λ，可以如上预先确定控制该工艺的参数。
对于该过程，可以使用种类繁多的SOI材料。例如，可以使用具有所需硅层厚度的由SIMOX(加氧绝缘，Separation by ImplantedOxygen)获得的SOI。对于本领域的技术人员而言，其它的可用物品是显而易见的，诸如使用智能切割(Smart Cat)技术制备的SOI，或者在石英或者玻璃晶片上的单晶硅薄膜。
图1和使用SIMOX技术制成的SOI实例有关。硅层3的厚度应当高度均匀(可以从美国的Ibis获得合适的SIMOX晶片)。
一旦选定SOI材料，可以如图1所示准备氮化硅掩模层1。氮化硅层1沉积在薄氧化硅层2上。通过光刻和等离子化学蚀刻方法，在氮化硅层1上形成掩模窗口，氧化硅层2作为等离子化学蚀刻的停止层。然后通过湿化学浸蚀方法去除窗口区域内的薄氧化物层2，在掩模窗口的外围四周形成悬垂边。掩模层具有足够的厚度，防止在掩模窗口外面的硅层3表面上形成任何的波浪形突起。掩模窗口的外围四周形成悬垂边对于获得掩模窗口周围由平面硅表面环绕的均匀WOS是很有用的。
在溅射过程中，如图1A中第11所示，硅层6是接地的，以避免对由溅射过程形成的阵列7造成电荷损害。
如图1A，1B和2所示，最好相对于离子束的方向确定掩模窗口的方向，这样，由表面法线和离子流方向确定的离子入射平面就和矩形掩模窗口的较长边平行。这就充分发挥了掩模窗口的悬垂边的有利影响。
可以选择掩模厚度，从而通过溅射工艺去除掩模材料，掩模材料和掩模窗口中的硅表面以大约相等的比率进行溅射。
基于前面所确定的参数E，θ和T实施溅射过程。可以在表面分析装置(例如，美国Perkin Elmer的PHI 660型)的超高真空室中实施溅射。在溅射过程中，监视SOI材料绝缘层4的二次离子发射信号，当此信号超过预定阈值的时候，表明WOS的波谷接近了硅绝缘体界面，终止溅射。如图1C所示，阈值S能够适当地定义为，当信号以等于噪声信号N的峰间高度的数值超过平均背景值B时的值(即，S＝B+N)。
可以使用低能电子枪(没有显示出来)，由溅射区域的电子辐射来补偿离子电荷(在绝缘体厚度确定领域中所公知的)。
这些步骤在掩模窗口区域中形成了量子线阵列7。图1D说明了如上所述在室温时，阵列7的内部结构。当在850K制作时，阵列7的内部结构与在室温时获得的有所不同，当在850K下制备时，本发明人发现WOS的波长与在室温时使用类似过程参数获得的相比，降低了3.3倍。然而，各层的厚度和波浪面的斜率和在室温下的相同。在850K时获得的结构不包括晶体硅区域12。非晶氮化硅8区域的水平尺寸与在室温条件下形成的相比，短了3.3倍，且没有隔离开氧氮化硅10的区域。在这种情况下，在退火处理之后，如下所述，由区域8彼此分开之后，可以将区域9认为是量子线。
在完成溅射过程之后，在惰性环境中对产品进行退火处理，最好在1000℃到1200℃之间的温度中处理至少一个小时，然后高温氧化。退火过程形成了有效消耗了氮的非晶硅和氮化硅杂质9的混合区域，使得在区域9周围形成清楚分开的氮化物边界。另外，区域9转化为晶体硅。高温氧化步骤和用在半导体制造技术中公知的门氧化层制作中使用的氧化处理类似。
综上所述，根据本发明获得的阵列的硅量子线可以由以下三种基本方式之一形成。首先，当在室温下溅射时，溅射结构包括由区域8彼此分开、可以认为是量子线的晶体硅区域12。其次，如果在室温下溅射的结构继续退火处理，区域9转化为晶体硅，也可认为是量子线。在此情况下，区域12在体积上也增加了，和区域9合并，同样由区域8将量子线彼此隔开。第三，如果在850K时溅射阵列，溅射结构不包括任何晶体硅区域12，然后的退火处理将区域9转化为晶体硅，因此形成阵列的量子线，由区域8彼此隔开。
退火同样扩展了区域8的最低角部分，在所有上述情况中改善了区域9的隔离。
综上所述，可以明白，可以通过室温下的溅射处理，形成波长范围在30到120nm之间的量子线阵列，通过在溅射过程中提高材料的温度到550K以上，获得短至9nm的波长，在850K时获得最短波长。根据工艺参数，通过溅射获得的WOS可以包含晶体硅区域12，其可提供有用的、彼此隔离的量子线。当溅射结构自身不包含这样的区域12时，通过后面的溅射产品的退火处理，在区域9中形成量子线，无论溅射产品是否包含区域12，最好都进行退火处理。
图2和3说明了集成了由所述工艺形成的量子线阵列7的设备(此例中为FET)的制作过程。图2A图示说明了在上述溅射之前，在SOI材料上确定掩模窗口的掩模层1。图2B显示的是如上所述在硅层6上形成的量子线阵列7。
图2C图示说明了制作结合了量子线阵列7的FET的第一步。前面所述的高温氧化步骤在溅射产品的表面形成了薄的绝缘层28。使用公知的光刻技术，在绝缘层的顶部沉积多晶硅矩形30，延伸跨过阵列7的宽度。阵列7的长度L可以大于多晶硅区域30的宽度W。多晶硅30周围的区域可以刻蚀到SOI绝缘层4。然后，通过光刻技术，将多晶硅区域30的末端蚀刻，在阵列7的任意一端留下硅垫36和38，并对硅垫36和38进行金属化处理，如图2D所示，其中数字17指的是在蚀刻后的阵列7，长度从L降低到M。
要理解的是，在制作量子线阵列之后，可以通过任意类型的传统半导体制造技术制作结合该阵列的设备。
图2D和3图示了上述制作的FET设备。在图2D和3中，数字32指的是氧化物绝缘层，而34指的是在对图2C中的相应层28和30蚀刻处理之后，保留的多晶硅层。在图3中，层32和34显示的是部分去除之后的情况，以反映下面的量子线阵列7，仅做图示之用。在图2D中，可以看到，层32和34扩展到了垫36和38。
本发明使得本类型的设备可以制造得比迄今为止最小的还小，和/或提高结果重复性和最终产品的质量。
到此为止，参考基于通过溅射形成的波序结构的量子线阵列的形成，对本发明进行了描述。然而，通过基本溅射工艺形成的WOS也可以用作离子注入(例如，磷离子的低能注入)硅的掩模，用于量子计算机的应用。在VLSI应用中，离子注入是引进掺杂剂原子到半导体材料的主要技术。具有窗口的掩模层通常用于形成二维掺杂剂分布。离子注入之后通常是退火处理，以电激活掺杂剂，和恢复半导体的晶体结构。例如，如果形成了如图1D所示的WOS，然后在高温退火之后，区域8可以用作允许选择性的到区域9右手侧的离子注入掩模(低能离子流的方向是材料表面的法向)。这样的离子注入过程形成具有和WOS同样周期的交替掺了掺杂剂的条形图案。使用大约为10nm或者更小的WOS周期，以此方式形成的交替掺了添杂剂的条形很接近于允许量子计算机应用所需类型的相互作用。离子注入也能够用作使用WOS作为掩模的形成量子线阵列的替代方法。
在不脱离所附权利要求所限定的本发明范围的情况下，可以有各种改进和变化。
权利要求
1.一种形成硅毫微结构的方法，包括在超高真空中，在硅表面溅射氮分子离子的均匀流，以形成周期性的波浪形突起，所述突起的波阵面处于离子入射面的方向；还包括以下步骤在溅射之前在9nm到120nm范围内选择周期性波浪形突起的期望波长；基于所述选择的波长，确定离子能量、对于所述材料表面的离子入射角、所述硅层的温度、所述波浪形突起的成型深度、所述波浪形突起的高度以及离子在硅中的穿透距离。
2.根据权利要求1的方法，其特征在于，基于先前得到的、使所述离子能量、所述离子入射角、所述硅层温度、所述成型深度、所述波浪形突起的高度与所述周期性波浪形突起的波长相关的经验数据，确定所述的离子能量、所述的离子入射角、所述的硅层温度、所述的成型深度、以及所述波浪形突起的高度，其中，由所述的离子能量确定所述的离子穿透距离。
3.根据权利要求1的方法，其特征在于，还包括以下步骤在溅射之前，将含有具有悬垂边的窗口的氮化硅掩模置于溅射区上的所述硅表面上，并且通过所述的窗口对所述的硅表面进行溅射。
4.根据权利要求1的方法，其特征在于，还包括以下步骤在溅射之前，在将要形成所述波浪形突起的所述硅层的表面上去除杂质。
5.根据权利要求1的方法，其特征在于，还包括在溅射之后，在惰性环境中，对具有所述突起的材料进行退火。
6.根据权利要求1的方法，其特征在于，在1000到1200℃的温度范围内对材料进行至少一个小时的退火。
7.根据上述权利要求中任意一项的方法，其特征在于，所述的硅毫微结构包括硅量子线阵列，所述的硅包括绝缘硅材料的硅层，还包括将所述硅层的厚度选定为大于所述波浪形突起的成型深度、所述波浪形突起的高度和所述离子穿透距离之和。
8.根据权利要求7的方法，还包括在溅射过程中从所述绝缘硅材料的绝缘层检测二次离子发射信号；以及当检测到的信号的值到达预定阈值的时候，结束溅射。
9.根据权利要求8的方法，其特征在于，所述二次离子发射信号的所述阈值是，在此值时，信号以等于信号噪声部分正负峰间高度的量超过平均背景值。
10.一种光电子设备，包括由权利要求7的方法所形成的量子线阵列；
11.一种电子设备，包括由权利要求7的方法所形成的量子线阵列；
12.根据权利要求11的设备，包含由所述的硅量子线阵列连接的硅垫、位于所述量子线阵列上的绝缘层，以及位于所述绝缘体上的电极。
全文摘要
一种可控的形成硅量子线阵列之类的硅毫微结构的工艺。在超高真空中，在硅表面溅射氮分子离子的均匀流，以形成周期性波浪形的突起，其中所述突起的走向和SOI材料的硅绝缘体边界相齐。基于在9nm到120nm范围选择的波浪形突起的波长，确定离子能量、对于所述材料表面的离子入射角、硅层的温度、波浪形突起的成型深度、所述波浪形突起的高度以及离子在硅中的穿透距离。具有悬垂边的氮化硅掩模用于确定形成阵列的硅表面的大小。在溅射之前，在掩模窗口的硅表面上去除杂质。为了形成硅量子线阵列，将SOI硅层的厚度选定为大于所述的成型深度、所述的高度和所述的离子穿透距离之和，由SOI绝缘体的二次离子发射信号的阈值控制硅线的制造。该毫微结构可以用于诸如FET的光电子和毫微电子设备中。
文档编号H01L21/265GK1399791SQ00816289
公开日2003年2月26日 申请日期2000年10月2日 优先权日1999年11月25日
发明者瓦莱里·K·斯米尔诺夫, 德米特里·S·奇巴罗夫 申请人:塞珀特尔电子有限公司