专利名称：垫高源/漏极区的半导体组件制造方法
技术领域：
本发明涉及一种半导体组件的制造方法，特别是一种适用于深亚微米(deep submicron)制造工艺制造的MOS组件制造方法。
随着制造技术的不断演进，制造的精密度已逐渐进入深亚微米的领域。在深亚微米制造工艺中，许多的组件参数(例如线宽)比起现有的技术时的组件参数小了很多。以较小的尺寸实现电路组件固然具有高积集度的优点，但是制造方法本身也因此遭遇更多的难题。本发明主要是针对具有浅结结构的金属氧化物半导体晶体管(MOStransistor)，由于受到组件尺寸变小的因素，而可能在自动对准金属硅化制造方法中破坏浅结结构的问题，提出一种新的解决方案。
浅结结构主要是应用在MOS组件的源极(source)和漏极(drain)，使源极和漏极的布植区形成较浅的结结构，可以避免横向扩散，借以改善MOS组件的特性。随着制造工艺尺寸的变小，在源极和漏极上浅结结构也就会跟得愈来愈浅。另外一方面，在MOS组件完成之后(已形成对应的栅极、源极和漏极)，一般会进行自动对准金属硅化制造工艺，以便在栅极、源极和漏极上形成金属硅化物，以改善各组件电极和后续接线之间的结特性(亦即降低其接触电阻)。然而，这样的自动对准金属硅化工艺却可能破坏在深亚微米制造中的浅结结构。
一般自动对准金属硅化工艺中，是先在完成组件上溅镀上待反应的金属材料，例如钛(Ti)。再施以高温，使得此金属层与下方的硅材料之间进行化学反应，形成所需的金属硅化物(例如TiSix)。而其它未参与反应的金属材料，例如在栅极侧边的边墙间隔物上的金属材料，则加以去除，如此便可以形成所需的金属硅化物。通过以上的描述可知，金属硅化反应除了需要溅镀金属材料之外，还需要原本在各电极上的硅材料才可以进行。因此，若在浅结的源/漏极上形成金属硅化物时，势必消耗掉相当大量的硅材料，特别在浅结的情况下，很有可能会破坏掉原本源/漏极的结构。
对上述问题，目前为止所提出的解决方案大都是在进行自动对准金属硅化制造之前，先提供额外的硅材料来进行反应，避免消耗掉过多原本存在源/漏极的硅。例如，在完成组件本身各电极(如栅极和源/漏极)的制作后，以布植(implant)硅的方式，在源/漏极上添加上额外的硅原料，或是以选择性晶体外延(epitaxial)的方式，在源/漏极上沉积额外的硅。于是这些额外添加的硅便可以在随后进行金属硅化反应中参与反应，以减少源/漏极区内硅的消耗量。
然而，现有的处理方式由于是在完成组件后进行，因此仍然会存在许多的问题。举例来说，布植硅的方式虽然可以直接添加硅，但是很难保证额外布植的硅不会出现在非源/漏极的区域上，像是栅极侧边的边墙间隔物(sidewall spacer)上。换言之，这些布植在源/漏极之外区域的硅，也可能参与金属硅化反应产生金属硅化物，使得组件间电极出现短路的现象。另外像是选择性磊晶的方式，固然其硅晶成长的区域可以加以控制，但是一般实施时的温度都是相当地高，大约在800℃～1100℃，都不利于制造成本和生产效率。
有鉴于此，本发明的主要目的，在于提供一种垫高源/漏极区的组件制造方法，除了能够解决自动对准金属硅化反应在浅结时所造成的问题，不仅不会造成组件电极间的短路现象，同时也不需要特别的高温处理，即可实施。
本发明的目的可以通过以下措施来达到一种垫高源/漏极区的组件制造方法，包括下列步骤设一垫高用硅材料层于一基板上，并且置于待形成的半导体组件的源/漏极区；于该垫高用硅材料层和暴露的该基板上，设一栅极介电质层；于该栅极介电质层上，设一栅极电极层；蚀刻该栅极电极层，于待形成的半导体组件的栅极区上形成一栅极结构；对该垫高用硅材料层和该基板，进行轻轻掺杂布植；于该栅极结构的侧边，设边墙间隔物；以及对该垫高用硅材料层和该基板，进行重掺杂布植。
一种垫高源/漏极区的组件制造方法，包括下列步骤设一垫高用硅材料层于一基板上，并且置于待形成的半导体组件的源/漏极区；于待形成的半导体组件的栅极区上，设该半导体组件的一栅极结构，该垫高用硅材料层和该栅极结构中的电极为隔离状态；以及布植该垫高用硅材料层和该基板于待形成的半导体组件的源/漏极区，以形成该半导体组件的源/漏极；借此，该垫高用硅材料层在后续的金层硅化制造中，可用以与一金属材料层反应，于该半导体组件的源/漏极上形成自动对应金层硅化物区。
另外本发明还涉及一种垫高源/漏极区的组件制造方法，包括下列步骤设一垫高用硅材料层于一基板上，并且置于待形成的半导体组件的源/漏极区；于待形成的半导体组件的栅极区上，设该半导体组件的一栅极结构，该垫高用硅材料层和该栅极结构中的电极为隔离状态；布植该垫高用硅材料层和该基板于待形成的半导体组件的源/漏极区，以形成该半导体组件的源/漏极；于该半导体组件的该栅极结构和该源/漏极，设一金属层；以及热反应该金属层与该半导体组件的源/漏极上的该垫高用硅材料层，借以在该源/漏极形成自动对准金属硅化物。
本发明相比现有技术具有如下优点根据上述的目的，本发明提出一种半导体组件制造方法，用以在基板上形成具有垫高的源/漏极区域的半导体组件。在形成半导体组件之前，首先形成一垫高用硅材料层于基板上，其置于待形成的半导体组件的源/漏极区。此垫高用硅材料层与半导体组件的预定栅极位置间，存在一间隔区，借此可以预留边墙间隔物的位置，也避免电极间可能发生的接触问题。
接着，在垫高用硅材料层上依序形成栅极介电质层和栅极电极层。通过蚀刻处理，便可以形成栅极结构。而后如目前MOS组件制造方法相同，依序进行轻掺杂布植，形成边墙间隔物以及进行重掺杂布植。所暴露出的垫高用硅材料层，便可以用做金属硅化反应的原料，以便进行自动对准金属硅化制造方法。
本发明的半导体组件的制造方法，适用于深亚微米(deepsubmicron)制造工艺制造的MOS组件，所制造的MOS组件具有垫高(elevated)的源极和漏极，能够在后续的自动对准金属硅化制造方法(self-aligned silicidization，salicide)中，利用垫高的源极和漏极部分来进行金属硅化反应，避免破坏极浅结(ultra-shallowjunction)结构，提高制造产品的合格率。
在实施例中，此垫高用硅材料层是采用多晶硅做为材料，而其厚度则视反应的钛金属量和反应条件来决定。
在本发明中，形成上述垫高用硅材料层可以依照以下方式进行。
第一种方式是先形成一牺牲介电质层于基板上，再利用光学蚀刻方法，蚀刻牺牲介电质层成为一栅极罩幕(掩膜)，用覆盖待形成的半导体组件的栅极区。接着形成一硅材料层于栅极罩幕和基板上，再去除硅材料层置于栅极罩幕的上方和外围的部分，用以形成垫高用硅材料层。去除的方式，可以利用栅极光罩为罩幕的方式达成，或是利用化学机械式研磨(CMP)方式达成。最后再去除上述的栅极罩幕，于是便形成了所需的垫高用硅材料层。
第二种方式是依序形成一硅材料层和一介电质层于基板上。接着根据栅极光罩，并且使用光蚀刻的技术，蚀刻上述的介电质层中在待形成半导体组件栅极区的部分，借以暴露出上述硅材料层。再以热氧化处理上述的硅材料层中暴露的部分，使其形成一热氧化物层。最后再去除上述热氧化层和上述介电质层的残余部分，于是便形成了所需的垫高用硅材料层。
利用垫高的源极和漏极部分来进行金属硅化反应，避免破坏超浅结(ultra-shallow junction)结构，提高成品率。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图示，作详细说明如下图示说明
图1至图11表示本发明第一实施例中的半导体组件制造方法的剖面流程示意图。
图12至图15表示本发明第二实施例中的半导体组件制造方法的剖面流程示意图，特别是形成垫高用复晶硅层的处理部分。
图16至图18表示本发明第三实施例中的半导体组件制造方法的剖面流程示意图，特别是形成垫高用复晶硅层的处理部分。符号说明1~硅基板；10~牺牲氧化层；10a、10b~栅极罩幕；12~多晶硅层；12a~垫高用多晶硅层；16~栅极氧化层；18~栅极多晶硅层；18a~栅极电极；20~轻掺杂源/漏极区；22~重掺杂源/漏极区；30~边墙间隔物；40~钛金属层；42~(栅极)硅化钛；44~(源/漏极)硅化钛；60~多晶硅层；62~介电质层；64~热氧化物层；97、98、99~光阻层。
本发明中用以解决浅结结构可能被破坏问题的方案，基本上也是添加额外硅材料来减少源/漏极中硅材料的损耗，但是这与现有技术最大的不同点，在于形成的时机。传统的做法是在组件基本结构完成后，再利用选择性晶体外延或是布植的方式，垫高MOS组件中的源/漏极区。然而如上所述，此时垫高MOS组件中源/漏极区的成本相对较高，另外存在其它的问题。因此，本发明所提出的解决方法，是在整个MOS组件尚未制造之前，先将源/漏极区以硅材料垫高，如此便可以利用较简单的方式来形成，克服了现有技术的缺点。以下配合图示，利用多个实施例来说明本发明的技术内容。
实施例一图1至图11表示本发明实施例一中的半导体组件制造方法的剖面流程示意图。如前所述，本发明的特点在于垫高源/漏极区的时机，亦即在未形成MOS组件前，进行垫高源/漏极区的处理。根据图1至图11的顺序，以下详细说明本实施例中MOS组件的整个制造流程，而此整个制造流程可以分为四个阶段，分别为垫高源/漏极区(如图1至图4所示)，形成栅极结构(如图5和图6所示)，形成源/漏极区的轻掺杂漏极(LDD)结构(如图7至图9所示)，以及形成自动对准金属硅化物(salicide)(如图10和图11所示)。
A.垫高源/漏极区在图1中，首先在硅基板1上形成一牺牲氧化层10。牺牲氧化层10的作用是用来保护硅基板1上待形成MOS组件的栅极位置，不致受到后续制造的污染。在本实施例中，牺牲氧化层10的厚度大约在数百左右，形成则可以采用化学气相沉积(chemically vapor deposition，CVD)或其它沉积方式形成。另外，本实施例以氧化物为例说明，但是同样可以使用其它的介电质材料。接着则是利用制造中的栅极光罩，在牺牲氧化层10上定义出对应于栅极的区域，如图1中所示的光阻层99。
参考图2，利用光阻层99做为蚀刻掩膜，可以将牺牲氧化层10蚀刻成栅极罩幕10a，覆盖在待形成MOS组件中栅极的上方。接着，在栅极罩幕10a和硅基板1的上方，沉积一复晶硅层12。此多晶硅层12的作用即是用来垫高待形成MOS组件源/漏极的硅材料。所沉积的多晶硅层12的厚度，基本上与后续自动对准金属硅化制造工艺有关。如前所述，垫高源/漏极的硅材料是用来参与硅化反应，以避免大量消耗原本存在于源/漏极的硅。所以，多晶硅层12所需的厚度，得视在自动对准金属硅化制造中的钛金属量和反应的时间而定。在本实施例中，多晶硅层12大约在200～400之间，然此厚度得视实际应用状况而做修改。
参考图3，接着再以栅极光罩增加一既定间隔(即L’-L)，将多晶硅层12在栅极罩幕10a上方和外围的部分去除，得到所需的垫高用多晶硅层12a。此处有两点必须说明。第一、此步骤中所采用的既定间隔(L’-L)，除了是用来保留预定形成边墙间隔物(sidewall spacer)的空间外，更重要的是将MOS组件中的栅极和源/漏极隔离开，以避免发生短路的现象。第二、栅极罩幕10a可以在此处达到保护信道(channel)区域的目的，亦即不致于因为蚀刻的作用而破坏到硅基板1在信道区域的特性。
最后，参考图4，利用B.O.E溶液或是氢氟酸等，去除留在栅极区域上的栅极罩幕10a，如此便可以垫高MOS组件的源/漏极区域。
B.形成栅极结构在利用复晶硅垫高MOS组件的源/漏极区后，接着是形成组件的栅极部分。如图5所示，依序在垫高用多晶硅层12a和硅基底1上，形成栅极氧化层16和栅极多晶硅层18。栅极氧化层16一般相当薄，做为MOS组件的中间层结构，而栅极多晶硅层18则是在布植之后，做为栅极的电极部分。
接着如图6所示，利用栅极光罩，以光学微影蚀刻处理栅极多晶硅层18，定义出栅极结构18a。另外，在图6中并未将在非栅极区域的栅极氧化层16一并去除。此处保留栅极氧化层16的优点是可以在后续布植源/漏极的过程中，做为一布植缓冲层，用以避免本实施例中的垫高用多晶硅层受到布植离子的直接撞击。然而，实际操作时亦可以在此步骤中一并定义出栅极氧化层16，仍可以适用于本发明。最后如图6所示，即可在硅基板1上形成所需的栅极结构18a。
C.形成源/漏极的重轻布植区接着则是形成MOS组件中的源/漏区域。在本实施例中是以具有轻掺杂漏极(lightly doped drain，LDD)结构的MOS组件为例进行说明，但是同样可以适用于其它类型的MOS组件中。首先以图6所示的结构，进行轻掺杂布植。于是可以在源/漏极所对应的硅基板1位置上，形成轻轻掺杂布植区20。
接着是在栅极结构18a的侧边形成边墙间隔物30，如图8所示。一般形成边墙间隔物30的方式，是先在整个基板表面上沉积一均匀的介电质层(例如氮化硅或是氧化硅)，接着非等向性蚀刻此介电质层。由于此介电质层在栅极侧边附近的部分，垂直方向上的厚度较大，因此在非等向性蚀刻后，仍会残留而形成所需的边墙间隔物。在此步骤中，原本在垫高用多晶硅层12a上的栅极氧化层16，则可以在制作边墙间隔物30的同时一并去除。
最后如图9所示，利用边墙间隔物30做为布植的罩幕，进行重掺杂布植，而在MOS组件的源/漏极区形成重掺杂布植区22。重掺杂布植区22和轻轻掺杂布植区20即构成MOS组件的LDD结构源/漏极区。此时，整个MOS组件的重要部分皆已完成制作，而垫高用多晶硅层12a则被暴露在外部。至于上述中形成重/轻轻掺杂布植区和边墙间隔物的详细制造条件和细部操作顺序，基本上与现有LDD制造工艺相同，此处不再赘述。
D.形成自动对准金属硅化物最后，利用暴露出的垫高用多晶硅层12a，来实施自动对准金属硅化制造工艺。在图10中，首先以溅镀方式，在整个MOS组件上形成一钛金属层40。此处的钛金属层40是做为金属硅化反应中的反应用金属，然而对于熟知本领域技术者而言，亦可以采用其它可适用的金属进行反应。
接着则是进行金属硅化反应。首先利用快速热反应，使得钛金属层40中的金属钛，与栅极中的多晶硅和垫高用多晶硅层12a(位于源/漏极)中的多晶硅，进行反应生成TiSi2(硅化钛)。产生的TiSi2可以提供各电极低接触阻抗的特性。至于未参与反应或是未完全反应的金属钛，特别是在边墙间隔物30上的钛，则是利用湿蚀刻加以去除，而在栅极和源/漏极上留下TiSi2。最后，如图11所示，分别在MOS组件的栅极和源/漏极处产生硅化钛42和硅化钛44。在本实施例中，源/漏极处所形成的硅化钛44主要是利用垫高用多晶硅层12a中提供的硅来进行硅化反应，因此，即使可能使用到存在于硅基板1源/漏极区域内的硅，也不致于影响到浅结的结构。
根据本实施例中所述的制造步骤，不仅可以垫高源/漏极区以进行自动对准金属硅化反应，同时也不会产生如现有技术的问题。例如，在形成垫高用多晶硅层12a时，并不需要使用到太高的温度。另一方面，由于垫高用多晶硅层12a是在形成MOS组件之前所制作，因此可以轻易地控制其在源/漏极的位置，不致于在硅化反应后造成短路的现象。
实施例二如前所述，本发明的关键点在于垫高源/漏极区的时机，至于垫高的方式则不一定是限定在如图1至图4所示的方式。于是，本实施例则是提出另一种垫高源/漏极区的方式，而其仍然是在制作MOS组件之前所实施。
图12至图15表示第二实施例中，表示针对垫高源/漏极的处理步骤流程图。图12至图15所示的处理方法可用以取代第一实施例中的图1至图4，至于其后续步骤则与实施例一相同。
在图12中，与第一实施例一样，在硅基板1上形成一牺牲氧化层10。在本实施例中的牺牲氧化层10作用，也用来保护硅基板1上待形成MOS组件的栅极位置，不致受到后续制造的污染，而其厚度大约在数百左右，形成则可以采用CVD或其它沉积方式形成。接着则是利用制造中的栅极光罩，在牺牲氧化层10上定义出对应于栅极的区域，如图12中所示的光阻层98。不过此处与第一实施例不同的是，此时光阻层98所定义出的宽度为L’，亦即在栅极光罩上加入既定间隔后的长度。至于其它的处理，则与实施例一所示者相同。
参考图13，利用光阻层98做为蚀刻掩膜，可以将牺牲氧化层10蚀刻成栅极罩幕10a，覆盖在待形成MOS组件中栅极的上方。接着，在栅极罩幕10a和硅基板1的上方，沉积一多晶硅层12。此多晶硅层12的性质与实施例一中的情况相同，此处不再赘述。
下一步骤则与实施例一不同。参考图14，接着则是利用化学机械式研磨(chemically-mechanical polishing，CMP)对本实施例中的多晶硅层12与和栅极罩幕10a进行平坦化处理。如图14所示，在栅极罩幕10a的上方部分会被去除，形成栅极罩幕10b；而多晶硅层12在栅极罩幕10a上方和外围的部分亦被去除，形成垫高用复晶硅层12a。在此步骤中，栅极罩幕10a的作用类似于一填塞物，借以间隔出MOS组件栅极区域的既定位置。
最后，参考图15，同样可以利用B.O.E溶液或是氢氟酸等，去除留在栅极区域上的栅极罩幕10b，如此便可以垫高MOS组件的源/漏极区域。
本实施例中用来垫高源/漏极区域的方法，同样可以得到如实施例一中所述的各项优点。另外，本实施例中利用CMP还可以比实施例一，减少一道光学处理的制造步骤。不过由于第一实施例和第二实施例中都是采用栅极光罩来处理，因此实际的光罩数量并没有改变。
实施例三本实施例与实施例二类似，都是针对垫高源/漏极区域的处理方法，提出另一种实施步骤。在本实施例中，主要是利用热氧化法(thermal oxidation)来定义源/漏极上的多晶硅层。图16至图18表示在本实施例中用以垫高源/漏极区域的处理步骤。
如图16所示，首先在硅基板1上依序形成多晶硅层60和介电质层62(本实施例中为氮化硅)。多晶硅层60即是用来垫高源/漏极区域的材料层。接着，利用栅极光罩和光蚀刻工艺，在介电质层62上定义出预定栅极的区域，如图16所示的光阻层97。在此光蚀刻工艺处理步骤中，同样是在栅极光罩上加上既定间隔，以防止电极间出现短路。
接着，利用光阻层97做为蚀刻掩膜，以干蚀刻的方式去除部分的介电质层62。此时，多晶硅层60中位于栅极区域的部分，即会暴露出来。暴露出的多晶硅层60则是通过一高温热氧化处理(通过氧气)，反应后产生热氧化物64，如图17所示。在此同时，由于部分的多晶硅层60被氧化，而未被氧化的多晶硅层60即可以用来垫高MOS组件的源/漏极区。
最后，可以利用热磷酸(H3PO4)来去除氮化硅成分的介电质层62，再以B.O.E溶液或是氢氟酸等，去除上述反应中所形成的热氧化物64，即形成如图18所示的结构。此实施例亦能达到本发明所欲达到的目的。
在上述的实施例一、二、和三中，分别举出可以在组件形成之前便先垫高源/漏极的方法。必须注意的是，基板的硅和用来垫高源/漏极区的多晶硅是属于同一类的材料，因此无法直接以蚀刻的方式定义出源/漏极区上的位置。因此在上述说明中，实施例一和实施例二是利用牺牲氧化层来间接定义，而实施例三则是以热氧化法来去除不必要的多晶硅部分。然而，实施本发明并非仅限定在上述实施例所述的方法，任何其它的处理方法可以在组件形成之前垫高源/漏极区，均可以达到本发明的目的。
本发明的半导体组件的制造方法，适用于深亚微米(deepsubmicron)制造工艺制造的MOS组件，所制造的MOS组件具有垫高(elevated)的源极和漏极，能够在后续的自动对准金属硅化制造方法(self-aligned silicidization，salicide)中，利用垫高的源极和漏极部分来进行金属硅化反应，避免破坏极浅结(ultra-shallowjunction)结构，提高制造产品的合格率。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明，任何熟知本领域技术者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视后附的权利要求并结合说明书和附图为准。
权利要求
1.一种垫高源/漏极区的组件制造方法，其特征是包括下列步骤设一垫高用硅材料层于一基板上，并且置于待形成的半导体组件的源/漏极区；于该垫高用硅材料层和暴露的该基板上，设一栅极介电质层；于该栅极介电质层上，设一栅极电极层；蚀刻该栅极电极层，于待形成的半导体组件的栅极区上形成一栅极结构；对该垫高用硅材料层和该基板，进行轻掺杂布植；于该栅极结构的侧边，设边墙间隔物；以及对该垫高用硅材料层和该基板，进行重掺杂布植。
2.如权利要求1所述的垫高源/漏极区的组件制造方法，其特征是其中该垫高用硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化制造中使用的金层材料量和反应条件所决定。
3.如权利要求1所述的垫高源/漏极区的组件制造方法，其特征是其中设该垫高用硅材料层的步骤更包括下列步骤设一牺牲介电质层于该基板上；利用光蚀刻工艺，蚀刻该牺牲介电质层为一栅极掩膜，用覆盖待形成的半导体组件的栅极区；于该栅极罩掩膜和该基板上，设一硅材料层；去除该硅材料层置于该栅极的上方和外围的部分，用以形成该垫高用硅材料层于源/漏极区；以及去除该栅极掩膜。
4.如权利要求3所述的垫高源/漏极区的组件制造方法，其特征是其中去除部分的该硅材料层的步骤中，是利用栅极光罩为掩膜的方式完成。
5.如权利要求3所述的垫高源/漏极区的组件制造方法，其特征是其中去除部分的该硅材料层的步骤中，是利用化学机械式研磨方式达成。
6.如权利要求3所述的垫高源/漏极区的组件制造方法，其特征是其中该硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化工艺中使用的金层材料量和反应条件所决定。
7.如权利要求1所述的垫高源/漏极区的组件制造方法，其特征是其中设该垫高用硅材料层的步骤更包括下列步骤设一硅材料层于该基板上；设一介电质层于该硅材料层上；根据一栅极光罩和使用光蚀刻，蚀刻该介电质层在待形成的半导体组件的栅极区的部分，借以暴露出该硅材料层；热氧化该硅材料层中暴露的部分，形成一热氧化物层；以及去除该热氧化层和该介电质层的残余部分。
8.如权利要求7所述的垫高源/漏极区的组件制造方法，其特征是其中该垫高用硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化工艺中使用的金层材料量和反应条件所决定。
9.如权利要求1所述的垫高源/漏极区的组件制造方法，其特征是其中该栅极介电质层于该垫高用硅材料层之上的部分，是于形成该栅极结构的步骤中一并去除。
10.如权利要求1所述的垫高源/漏极区的组件制造方法，其特征是其中该栅极介电质层于该垫高用硅材料层之上的部分，是于形成该边墙间隔物的步骤中一并去除。
11.一种垫高源/漏极区的组件制造方法，其特征是漏极包括下列步骤设一垫高用硅材料层于一基板上，并且置于待形成的半导体组件的源/漏极区；于待形成的半导体组件的栅极区上，设该半导体组件的一栅极结构，该垫高用硅材料层和该栅极结构中的电极为隔离状态；以及布植该垫高用硅材料层和该基板于待形成的半导体组件的源/漏极区，以形成该半导体组件的源/漏极；借此，该垫高用硅材料层在后续的金层硅化制造中，可用以与一金属材料层反应，于该半导体组件的源/漏极上形成自动对应金层硅化物区。
12.如权利要求11所述的垫高源/漏极区的组件制造方法，其特征是其中该垫高用硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化工艺中使用的金层材料量和反应条件所决定。
13.如权利要求11所述的垫高源/漏极区的组件制造方法，其特征是其中设该垫高用硅材料层的步骤更包括下列步骤设一牺牲介电质层于该基板上；利用光蚀刻工艺，蚀刻该牺牲介电质层为一栅极掩膜，用覆盖待形成的半导体组件的栅极区；设一硅材料层于该栅极掩膜和该基板上；去除该硅材料层置于该栅极掩膜的上方和外围的部分，用以形成该垫高用硅材料层于源/漏极区；以及去除该栅极掩膜。
14.如权利要求13所述的垫高源/漏极区的组件制造方法，其特征是其中去除部分的该硅材料层的步骤中，是利用栅极光罩为掩膜的方式完成。
15.如权利要求13所述的垫高源/漏极区的组件制造方法，其特征是其中去除部分的该硅材料层的步骤中，是利用化学机械式研磨方式达成。
16.如权利要求13所述的垫高源/漏极区的组件制造方法，其特征是其中该硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化制造中使用的金层材料量和反应条件所决定。
17如权利要求11所述的垫高源/漏极区的组件制造方法，其特征是其中设该垫高用硅材料层的步骤还包括下列步骤设一硅材料层于该基板上；设一介电质层于该硅材料层上；根据一栅极光罩和使用光学蚀刻，蚀刻该介电质层在待形成的半导体组件的栅极区的部分，借以暴露出该硅材料层；热氧化该硅材料层中暴露的部分，形成一热氧化物层；以及去除该热氧化层和该介电质层的残余部分。
18.如权利要求17所述的垫高源/漏极区的组件制造方法，其特征是其中该垫高用硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化制造中使用的金层材料量和反应条件所决定。
19.一种组件制造方法，其特征是包括下列步骤设一垫高用硅材料层于一基板上，并且置于待形成的半导体组件的源/漏极区；于待形成的半导体组件的栅极区上，设该半导体组件的一栅极结构，该垫高用硅材料层和该栅极结构中的电极为隔离状态；布植该垫高用硅材料层和该基板于待形成的半导体组件的源/漏极区，以形成该半导体组件的源/漏极；于该半导体组件的该栅极结构和该源/漏极，设一金属层；以及热反应该金属层与该半导体组件的源/漏极上的该垫高用硅材料层，借以在该源/漏极形成自动对准金属硅化物。
20.如权利要求19所述的组件制造方法，其特征是其中该垫高用硅材料层是为多晶硅所构成，其厚度是由后续的金层硅化制造中使用的金层材料量和反应条件所决定。
21.如权利要求19所述的组件制造方法，其特征是其中设该垫高用硅材料层的步骤更包括下列步骤设一牺牲介电质层于该基板上；利用光学蚀刻工艺，蚀刻该牺牲介电质层为一栅极掩膜，用覆盖待形成的半导体组件的栅极区；设一硅材料层于该栅极掩膜和该基板上；去除该硅材料层置于该栅极掩膜的上方和外围的部分，用以形成该垫高用硅材料层于源/漏极区；以及去除该栅极掩膜。
22.如权利要求21所述的组件制造方法，其特征是其中去除部分的该硅材料层的步骤中，是利用栅极光罩为掩膜的方式达成。
23.如权利要求21所述的组件制造方法，其特征是其中去除部分的该硅材料层的步骤中，是利用化学机械式研磨方式达成。
24.如权利要求19所述的组件制造方法，其特征是其中设该垫高用硅材料层的步骤还包括下列步骤设一硅材料层于该基板上；设一介电质层于该硅材料层上；根据一栅极光罩和使用光学蚀刻，蚀刻该介电质层在待形成的半导体组件的栅极区的部分，借以暴露出该硅材料层；热氧化该硅材料层中暴露的部分，形成一热氧化物层；以及去除该热氧化层和该介电质层的残余部分。
全文摘要
一种半导体组件制造方法,在基板上形成垫高的源/漏极区域的半导体组件。此源/漏极区域的垫高部在后续的金属硅化制造工艺做为反应的原料,避免消耗源/漏极区中原本存在的硅。形成一垫高用硅材料层于基板上,置于待形成的半导体组件的源/漏极区。在垫高用硅材料层上依序形成栅极介电质层和栅极电极层,形成栅极结构。依序进行轻掺杂布植,形成边墙间隔物及进行重掺杂布植。此垫高用硅材料层,用做金属硅化反应的原料,进行自动对准金属硅化制造过程。
文档编号H01L21/334GK1378253SQ0111041
公开日2002年11月6日 申请日期2001年4月3日 优先权日2001年4月3日
发明者陈怡曦 申请人:华邦电子股份有限公司