有源矩阵基片、显示装置及制造有源矩阵基片的方法

专利名称：有源矩阵基片、显示装置及制造有源矩阵基片的方法
专利说明有源矩阵基片、显示装置及制造有源矩阵基片的方法 [发明领域]本发明涉及有源矩阵基片、显示装置及制造有源矩阵基片的方法。本发明特别涉及一种在其制造方法中省去了图案形成(patterning)步骤的有源矩阵基片以及含有这种有源矩阵基片的显示装置。在使用有源矩阵基片的有源矩阵型液晶显示装置中，液晶被密封在与一TFT阵列基片相对的基片和该TFT阵列基片之间，该TFT基片中以矩阵形式安排栅极(Y电极)和数据电极(X电极)，并在栅极和数据电极的交叉点上安排薄膜晶体管(TFT)，而供给液晶的电压则由薄膜晶体管控制，从而使液晶显示器能利用液晶的电致发光效应来显示图像。
对于在其中形成薄膜晶体管的有源矩阵基片，已知的结构有顶栅型(正交错型)结构和底栅型(逆交错型)结构。在顶栅型有源矩阵基片中，首先在一绝缘基片(如玻璃基片)上形成一个遮光膜，并在该遮光膜上形成一个由氧化硅(SiOx)或氮化硅(SiNx)之类形成的绝缘膜。在绝源膜上形成源极和漏极(它们是金属电极)，在电极和绝缘膜之间有通道间隙(channel gap)，并形成由氧化铟锡(以下称作ITO)构成的像素电极，像素电极或者与漏极相连，或者与源极相连。再有，作为半导体膜复盖在源极和漏极上的非晶体硅膜(以下称作a-Si膜)、由SiOx或SiNx之类构成的栅绝缘膜以及由铝(Al)之类构成的栅极按所述顺序形成在像素电极上。在栅极上再形成由SiNx之类构成的保护膜(钝化膜)。
另一方面，在底栅型有源矩阵基片中，首先，在一绝缘基片(如玻璃基片)上形成栅极，并在栅极上形成栅绝缘膜和a-Si膜。再有，在绝缘基片上形成ITO像素电极。然后，在a-Si膜上形成源极和漏极，在其间具有通道间隔。在此时，或者源极或者漏极与像素电极相连。
作为制造这些有源矩阵基片的步骤，通常存在所谓7 PEP(照相制版，Photo Engraving Process)结构。例如，在制造顶栅形TFT的7 PEP结构中，在第1 PEP中形成遮光膜，然后通过图案成形，在第2 PEP中形成由ITO构成的源极和漏极。然后，在第3 PEP中形成由ITO构成的像素电极。在第4 PEP中，由CVD(化学气相沉积)形成a-Si膜和第1栅绝缘膜，并形成岛状图案。其后，在第5 PEP中形成第2绝缘膜，并在第6 PEP中通过溅射形成栅极并形成图案。最后，在第7 PEP形成保护膜。
再有，在制造底栅型TFT的7 PEP中，在第1 PEP中通过蚀刻在绝缘膜上形成一个栅极，然后在第2 PEP中形成由SiNx或类似物构成的栅绝缘膜、a-Si膜和刻蚀保护膜。在第3 PEP中，a-Si膜被形成图案，并形成a-Si岛。接下来，在第4 PEP中形成由ITO构成的像素电极。其后，在第5 PEP中进行打孔从而露出栅极，并在第6 PEP中形成源极和漏极。最后，在第7 PEP中用SiNx或类似物构成的保护膜覆盖源极和漏极，从而完成一系列步骤。
然而，7 PEP结构是不理想的，原因在于7 PEP结构除了若干光掩膜(photo mask)步骤外还增加了若干复杂的步骤，从而显著降低了制造步骤的生产率，造成生产成本的增加。为解决这些问题，本申请的申请人已在日本专利申请Hei 11(1998)-214603号、Hei12(2000)-4301号和Hei 12(2000)-28357号中提出了与这一制造过程有关的技术。据此，例如采用一种4 PEP技术，栅线(gate line)受到“过蚀刻”以形成顶栅型TFT的栅极，并用掩膜蚀刻SiNx膜和a-Si层，以形成栅极，即进行内陆切割。具体地说，在这4 PEP技术中，使用栅极镀层图案作为掩膜，利用单一图案形成步骤顺序蚀刻栅极、栅绝缘膜和a-Si膜，这种4 PEP技术在能够减少制造过程步骤方面显示出极大的好处。
使用形成栅极的掩模进行岛切割能减少PEP步骤，而作为要改进的东西，就是要增大液晶中的保持率(retentionrate)。再具体地说，如果减少金属离子向液晶中的溶解，如果能减少数据线和栅线暴露于液晶的部分，则能显著地增大液晶的保持率。再者，如果能减少晶须、灰尘等在液晶上的附着，则可能减少短路故障的发生。再有，如果能减少引出线的腐蚀，也能显著地提高生产率和产品的可靠性。
作为实现减少PEP的一项措施，日本专利2873119号公开了一种技术，其中使i-型半导体层的图案形成成为不必要的，而n+型半导体层、源极和漏极被同时形成图案，从而减少了对它们形成图案过程中所使用的光掩膜数。然而，在这一专利中公开的技术中，层数大，而且蚀刻过程变得麻烦，反而导致低生产率。再有，由于栅极不能承受栅绝缘膜蚀刻，便在其上形成ITO膜。再有，这进一步要求一个形成ITO膜的步骤，这不可能实现满意地简化制造步骤。
本发明能解决上述技术问题。本发明的目的是通过用栅绝缘层和ITO层覆盖连线以改善可靠性，从而在不增加图案形成过程步骤数的情况下提高制造有源矩阵基片的生产率。
本发明的另一目的是通过在2 PEP中进行栅绝缘膜、上电极和像素电极的图案形成，从而减少图案形成步骤数，由此解决上述问题。于是，本发明提供一种形成TFT结构的方法，其特征在于显著地减少了过程步骤数，而同时又防止TFT结构中构成上电极的金属膜结构和导线部分等暴露给液晶等。具体地说，本发明提供一种有源矩阵基片，包含放置在一绝源基片上并且彼此间有一预定间隙的源极和漏极；沉积在源极和漏极之上的半导体层；沉积在该半导体层之上的栅极；有第一和第二两部分的透明导体层，这第一部分沉积在栅极上，具有与栅极基本相同的图案，而这第二部分形成例如像素电极，沉积在源极或漏极的一部分上；以及与源极和漏极中任何一个相连的数据线，这里栅绝缘膜沉积在数据线上。这里所用的短语“基本相同”所代表的状态是这样实现的透明导体层和栅极是在同一个图案形成步骤中被形成图案的，然后由另一步骤(例如浸涂步骤)蚀刻栅极(例如，将栅极浸入一种溶液，它蚀刻栅极而不蚀刻透明导电层)。在这种情况中，相对于图案形成一侧的表面，透明导电层和栅极的图案基本上彼此相同。在其后进行的处理中也是如此。
本发明的另一方面是一个有源矩阵基片，包含栅极、栅绝缘膜、半导体层、源极和漏极，它们顺序沉积在绝缘基片上，一个透明导体层沉积在源极和漏极上，从而使透明导体层包括这样一个沉积部分，它的图案与源极和漏极的图案基本相同，该透明导体层与源极或漏极相连以形成像素电极，以及一个栅连线，栅绝缘膜沉积在栅连线上，栅连线与栅极相连。
再有，本发明的有源矩阵基片进一步包含一个数据线或与源极或与漏极相连，这里构成一个透明导体层，使其沉积在数据线上的部分的图案与数据线的图案基本相同。根据这种构成，即使当采用底栅结构时，除了形成图案一侧的部分之外，上电极和连线决不会暴露，因此能防止短路故障。再有，能减小引出线的腐蚀等问题。
本发明的有源矩阵基片包含一个沉积在绝缘基片上的栅极，沉积在栅极上的栅绝缘膜，沉积在栅绝缘膜上的半导体层，沉积在半导体层上的源极和漏极，以及沉积在源极和漏极上的ITO膜，该ITO膜包括以源极和漏极中每个的图案相同的图案沉积的部分。
另一方面，根据本发明的显示装置包含在绝缘基片上形成的薄膜晶体管结构，与这薄膜晶体管结构的源极或漏极相连的像素电极，与这薄膜晶体管结构的源极或漏极相连的数据线，以及与这薄膜晶体管结构的栅极相连的栅连线，这里在薄膜晶体管中形成的上电极的上表面，由ITO膜覆盖，而数据线或栅连线的上表面由栅绝缘膜覆盖。
于是，如果该ITO膜的形成和构成像素电极的ITO膜的形成是在同一步骤中完成的，那么本发明的更可取之处在于能略去图案形成步骤，从而减少制造步骤。
本发明的显示装置进一步包含一个由使用该绝缘基片填充的液晶层，这里上电极、数据线及栅连线与液晶层接触的表面由ITO膜或栅绝缘膜覆盖。因此，连线暴露于液晶层的区域能被减小，而且能减小由于金属离子向液晶层的扩散所造成的液晶保持率的退化。
本发明还提供一种方法，用于制造有源矩阵基片，其中源极、漏极、半导体层、栅绝缘层和栅极直接或间接地沉积在一绝缘基片上，该方法包含如下步骤使用抗蚀剂掩膜对覆盖在栅绝缘膜上的栅金属形成图案，使用形成图案的栅金属作为掩膜对栅绝缘膜和半导体层形成图案，在栅极上形成ITO膜之后使用抗蚀剂掩膜对ITO膜形成图案，以及使用形成图案的ITO膜作为掩膜对栅极形成图案。
这里，对ITO膜形成图案的步骤包含这样的步骤，在该步骤中，在考虑要形成的栅极图案的情况下对ITO膜形成图案，还要形成像素电极图案。因此，制造有源矩阵基片的这种方法的更可取之处在于可略去任何其他图案形成步骤，并能减小栅电极的暴露部分。
再有，对ITO膜形成图案的步骤是在考虑到要形成的栅连线图案的情况下对ITO膜形成图案，该栅连线与栅极相连。因此，能按希望地减小作为导线的栅连线的暴露部分。
与制造有源矩阵基片的方法相关的本发明另一方面是所提供的制造有源矩阵基片的方法包含如下步骤在一绝缘基片上形成栅极图案，在栅极上顺序沉积栅绝缘膜和半导体层，然后形成一金属膜，并在考虑到所形成的金属膜将要形成的图案和考虑到像素电极的图案的情况下沉积ITO膜，再用所沉积的ITO膜作为掩膜对金属膜形成图案，从而形成源极和漏极。
这里，制造有源矩阵基片的方法进一步包含如下步骤形成一个保护膜覆盖ITO膜以及在其上盖有该ITO膜的源极和漏极，并用此保护膜对半导体层形成图案。因此，有可能通过有效地使用这些步骤来形成图案，从而能按照希望实现减少制造步骤和降低成本。
再有，在形成源极和漏极的同一步骤中使用ITO膜作为掩膜形成数据线的图案。因此，数据线决不会暴露，从而能避免发生由于毛刺和灰尘造成的短路故障。
再有，形成金属膜的步骤所形成的金属膜的图案与栅绝缘层形成的图案相同。因此，能进一步简化制造过程。[

图1]图1是剖面图，显示作为本发明一实施例中有源矩阵基片的顶栅型薄膜晶体管(TFT)的结构。图2(a)至2(d)是剖面图，用于解释实施例1中顶栅型薄膜晶体管(TFT)的制造步骤。图3是剖面图，用于解释作为实施例2中有源矩阵基片的底栅型TFT结构。图4(a)至4(d)是剖面图，用于解释实施例2中底栅型TFT的制造步骤。图5是平面图，用于解释第1 PEP。图6是平面图，用于解释第2 PEP。图7是平面图，用于解释第3 PEP。图8是平面图，用于解释第4 PEP。[参考数字解释]11…绝缘基片，12…遮光膜，13…绝缘膜，14…源极，15…漏极，16…数据线，17…a-Si膜，18…栅绝缘膜，19…栅极，20…氧化铟锡(ITO)，21…栅金属，31…栅极，32…栅连线，33…栅绝缘膜，34…a-Si膜，35…源极，36…漏极，37…ITO，38…保护膜，41…Al图案。
图1显示这一实施例中作为有源矩阵基片的薄膜晶体管(TFT)结构。在图1中，以顶栅型TFT为例，该TFT是用下文中描述的制造方法制成的，同时显著地减少了制造过程的步骤。在这一实施例的顶栅型TFT中，在由非碱性玻璃或石英等纤维构成的绝缘基片11上形成由钼合金(如MoCr或其他钼合金)构成的遮光膜，由氧化硅(SiOx)、氮化硅(SiNx)之类构成的作为下覆层的绝缘膜13覆盖在遮光膜12上。使用Mo、Ti、Ta、Cr、Nb、W、Ag或其他类似物构成的钼钨(Mo-W)合金所形成的金属膜沉积在该绝缘膜上，并形成图案以构成源极14、漏极15和数据线16。
在由图案形成所构成的源极14、漏极15和数据线16上形成一个a-Si膜17。在a-Si膜17上形成栅绝缘膜18，它包含第一氮化硅膜(第一SiNx膜)和第二氮化硅膜(第二SiNx膜)，它作为TFT通道的钝化膜。在含有a-Si岛的栅绝缘膜18上形成由Cr、Al等金属构成的栅极19。再有，在这一实施例中，为了减少制造过程步骤，在栅极19下面的a-Si膜17和栅绝缘膜18是使用栅金属作为掩膜通过干蚀刻同时蚀刻而成的，如下文所述，该栅金属是形成图案之前的栅极19。
在源极14和绝缘基片11上形成氧化铟锡(ITO)膜20，它是用于像素电极的透明导电膜。这一ITO膜20与要用作像素电极的源极14相连，再有，在这一实施例中还在栅极19上形成该ITO膜20。具体地说，在这一实施例中，ITO膜20被形成图案，从而使ITO膜20留在要由图案形成过程形成的栅极19和栅连线(未画出)的位置上，以及要形成像素电极的位置上。栅极19和栅连线是以该栅极和栅连线之上形成的ITO膜20作为掩膜，通过图案形成过程形成的。如果，栅极19和栅连线所处的状态是栅极19和栅连线由ITO膜20覆盖。再有，源极14也由ITO膜20覆盖。如前所述，由于在这一实施例中数据线16由栅绝缘膜18覆盖，而栅连线由ITO膜20覆盖，所以有可能防止液晶保持率的退化、栅连线和数据线16之间的短路故障以及引出线(即阵列和垫板之间的连线)的腐蚀。当把铝用作栅极19时，不能使用多晶体ITO作为ITO膜20。因此，在这一实施例中使用非晶体ITO或IZO作为ITO膜20。通过其后对非晶体ITO进行退火，非晶体ITO能转变成多晶体ITO。
图2(a)至2(d)用于解释这一实施例中顶栅型薄膜晶体管(IFT)的制造过程步骤。
首先，如图2(a)中所示，使用机械清洁(如刷子清洁或擦洗清洁)和化学清洁(用酸、有机溶液之类)对绝缘基片11(如玻璃基片)进行清洁，然后使用磁控管溅射形成钼合金用作遮光膜，使达到预先确定的膜压。使用光刻法技术形成遮光膜12，用于以光致抗蚀剂(未画出)作为掩膜对钼合金进行蚀刻。这样，便完成了第1 PEP。接下来，用等离子体CVD方法形成绝缘膜13，它由氧化硅(SiOx)膜构成，作为层间绝缘膜，它提供强附着性。然后，由磁控管溅射顺序形成钼合金用于形成源极、漏极和数据总线线路，并由光刻法技术对数据总线线路、源极和漏极形成图案，从而形成源极14、漏极15和数据线16。这样便完成了第2 PEP。再有，使用等离子体CVD方法形成a-Si膜17作为半导体材料，然后使用等离子体CVD方法顺序形成第1 SiNx膜和第2 SiNx膜，从而形成栅绝缘膜18。然后，略去对a-Si膜17和栅绝缘膜18的蚀刻，使用磁控管溅射形成栅金属21，它由铝或类似金属构成，用于栅极19和栅连线。在考虑到蚀刻a-Si膜17和栅绝缘膜18的情况下对栅金属形成图案，从而在与a-Si岛对应的部分(它是TFT通道)上以及在数据线16上形成栅金属21。
接下来，如图2(b)所示，作为第3 PEP，蚀刻a-Si膜17和栅绝缘膜18。在这一实施例中，使用栅极21上的抗蚀剂作为掩膜，在同一时间蚀刻a-Si膜17和栅绝缘膜18。结果，由于a-Si膜17和栅绝缘膜18能由一个石版印刷术步骤连续地蚀刻a-Si膜17和栅绝缘膜18，因此能大大减少制造过程步骤。
接下来，如图2(c)中所示，作为第4 PEP，在形成非晶体ITO膜之后，在含有比较温和的酸(如草酸)的蚀刻溶液中使用抗蚀剂掩膜形成ITO膜20。这里没有使用强酸(如盐酸和硝酸)，而是使用比较温和的酸，从而能避免蚀刻过程中由强酸造成的损坏，例如由铝构成的栅极19的腐蚀。再有，ITO膜20形成像素电极并在下一步骤中当对栅金属21和栅连线形成图案时使用。在考虑到像素电极、栅极19和栅连线的形状的情况下，对这一步骤中形成的ITO膜形成图案形状。
最后，如图2(d)中所示，对栅金属21和栅连线(未画出)形成图案。具体地说，在这一实施例中，使用ITO膜20作为掩膜对栅金属21形成图案，从而形成栅极19和栅连线。
如上所述，在这一实施例中，对栅绝缘膜18形成图案、对栅极19作为上电极和栅连线形成图案以及对像素电极形成图案能在两个PEP中进行，从而能显著减少形成图案过程数。再有，通过这一实施例的步骤，在栅极19(它是上电极)和栅连线上形成氧化物ITO膜20。数据线16由栅绝缘膜18覆盖。结果，连线决不会暴露于液晶，因而液晶的保持率不会越来越低。此外，能避免由于毛刺、灰尘之类造成的短路故障和连线的腐蚀。
请注意，在这一实施例中，对于和实施例1中相同的组成部分使用同样的标号，这里将不再详细描述它们。
图3用于解释一个底栅型TFT结构，作为实施例2中的有源矩阵基片。在这一实施例的底栅型TFT结构中，通过溅射和图案形成，在绝缘基片11上提供了由Al或类似金属构成的栅极31和栅连线32。在栅极31和栅连线32上形成栅绝缘膜33，它是由溅射形成的诸如Ta2O5绝缘膜，或者由等离子体CVD形成的SiO2和SiNx绝缘膜。在构成a-Si岛的TFT通道部分中，在栅绝缘膜33上形成a-Si膜34，它构成一个半导体层。而在栅极31上方的a-Si膜34上形成源极35和漏极36，它们是由铝之类金属膜构成的。
再有，在这一实施例中，在源极35、漏极36及数据线(未画出)上形成ITO膜37，它是用于像素电极的透明导电膜。在这一实施例中，使用ITO膜37作为掩膜对源极35和漏极36(它们是上电极)以及数据线形成图案。此外，在a-Si岛部分和数据线部分上，而不是在像素电极部分上，形成保护膜38，它由例如氮化硅膜构成。使用保护膜38使a-Si膜34形成图案。
图4(a)至4(d)用于解释这一实施例的底栅型TFT的制造步骤。图5至图8是平面图，用于解释与图4(a)至4(d)对应的底栅型TFT结构的制造步骤。图5是用于解释第1 PEP的平面图，图6是用于解释第2 PEP的平面图。图7是用于解释第3 PEP的平面图，而图8是用于解释第4 PEP的平面图。
如图4(a)和图5所示，作为第1 PEP，通过图案形成，在清洁过的绝缘基片11上形成由铝或类似物构成的栅极31和栅连线32。
接下来，如图4(b)和图6所示，作为第2 PEP，栅绝缘膜33和a-Si膜34覆盖在第1 PEP中形成的栅极31和栅连线32之上，然后在栅绝缘膜33和a-Si膜34上形成Al图案41，它构成作为上电极的源极和漏极。这一A1图案41的图案是与栅绝缘膜33的图案相同。
然后，如图4(c)和图7所示，作为第3 PEP，形成非晶体ITO膜，它是一个透明导体膜，然后使用抗蚀剂掩膜由含有相对比较温和的酸(如草酸)的蚀刻溶液对它进行蚀刻。这样，便形成ITO膜37。这个ITO膜37构成显示用的像素电极，它是一个像素。此外，在这一实施例中，是在ITO膜37覆盖源极35和漏极36的地方以及ITO膜37覆盖数据线的地方才提供该ITO膜37的。再有，当由抗蚀剂掩膜形成ITO膜37时，对于未被ITO膜37覆盖的Al图案41形成图案。利用这一图案形成过程。形成了源极35和漏极36，它们是上电极，而在栅连线32上的Al图案41的不必要部分则被去掉。作为这一步骤的结果，得到一种结构，该结构中ITO膜37重叠在上电极上并延伸以构成像素电极。
最后，如图4(d)和图8中所示，作为第4 PEP，形成由氮化硅膜构成的保护膜38。构成a-Si岛的TFT通道部分由该保护膜38保护，数据线部分也由该保护膜38保护。由于数据线已由ITO膜37保护，所以并不总是需要在数据线部分上提供保护膜38。再有，由保护膜38时a-Si膜34形成图案，而TFT通道部分中a-Si膜34的不必要部分被去掉。同时，在栅连线32上的a-Si膜34也被去掉。具体地说，在这一实施例中，是在考虑到a-Si膜34在图案形成后的图案的情况下形成保护膜38的图案的，并且用保护膜38的图案来形成a-Si膜34的图案。以上述方式，在TFT通道部分中a-Si膜34的不必要部分和在栅连线32上a-Si膜34的部分被同时去掉，从而留下保护膜38，于是，有可能有效地利用各步骤，并能大大减少制造步骤。该处理过程通过一系列制造步骤，于是制造有源矩阵基片的步骤结束。
如上所述，根据实施例2的结构和制造方法，使用ITO膜37对源极35和漏极36(它们是上电极)和数据线形成图案，从而能大大地略去一些图案形成过程。再有，作为上电极的源极和漏极由ITO膜37覆盖，栅连线32由栅绝缘膜33覆盖。因此，导线决不会暴露于液晶，因而可能防止由于导线暴露于液晶造成的保持率退化。引出线的腐蚀能被防止，再有，短路故障也能被防止。[本发明的优点]如上所述，根据本发明，通过以栅绝缘膜和ITO膜覆盖导线从而能减少引出线的腐蚀等问题，而又不增加图案形成过程的次数。再有，可能增加制造有源矩阵基片的产量和增大有源矩阵基片的可靠性。
权利要求
1.一种有源矩阵基片，包括源极和漏极，它们提供于绝缘基片上而且彼此分开；沉积在所述源极和漏极上的半导体层；沉积在所述半导体层上的栅绝缘膜；沉积在所述栅绝缘膜上的栅极；以及具有第1和第2部分的透明导体层，该第1部分沉积在所述栅极上，从而其图案基本上与所述栅极的图案相同，而第2部分包括一个或者沉积在所述源极部分上或者沉积在所述漏极上的部分。
2.根据权利要求1的有源矩阵基片，所述有源矩阵基片进一步包括与或者是所述源极或者是所述漏极相连的数据线，其中所述栅绝缘膜的另一部分沉积在所述数据线上。
3.根据权利要求1的有源矩阵基片，这里所述透明导体层的第2部分构成像素电极，从而或者与所述源极或者与所述漏极相连。
4.一种有源矩阵基片，包括沉积在绝缘基片上的栅极；沉积在所述栅极上的栅绝缘膜；沉积在所述栅绝缘膜上的半导体层；沉积在所述半导体层上的源极和漏极；以及透明导体层，它包括沉积在所述源极和漏极上的部分，该部分的图案与所述源极和漏极的图案基本相同。所述透明导体层或者是与所述源极相连或者是与所述漏极相连，并构成像素电极。
5.根据权利要求4的有源矩阵基片，所述有源矩阵基片进一步包含与所述栅极相连的栅连线，这里所述栅绝缘膜的另一部分沉积在所述栅连线上。
6.根据权利要求4的有源矩阵基片，所述有源矩阵基片进一步包含或者与所述源极或者与所述漏极相连的数据线，其中所述透明导体层的构成包括沉积在所述数据线上的部分，其图案与所述数据线的图案基本相同。
7.一种有源矩阵基片，包含沉积在绝缘基片上的栅极；沉积在所述栅极上的栅绝缘膜；沉积在所述栅绝缘膜上的半导体层；沉积在所述半导体层上的源极和漏极；以及沉积在所述源极和漏极上的ITO膜，以包括所具有的图案与所述源极和漏极的图案基本相同的一部分。
8.一种显示装置，包括在绝缘基片上形成的薄膜晶体管结构；与所述薄膜晶体管结构的所述源极或者所述漏极相连的像素电极；与所述薄膜晶体管结构的所述源极或者所述漏极相连的数据线；以及与所述薄膜晶体管结构的栅极相连的栅连线，其中所述薄膜晶体管结构的所述源极、漏极和栅极中的上电极的上表面被ITO膜覆盖，而或者所述数据线或者所述栅连线的上表面由一栅绝缘膜覆盖。
9.根据权利要求8的显示装置，这里所述ITO膜是在形成-ITO膜以构成所述像素电极的同一步骤中形成的。
10.根据权利要求8的显示装置，进一步包括用所述绝缘基片填充的液晶层，这里与所述液晶层接触的所述上电极、所述数据线和所述栅连线的上表面或者被所述ITO膜或者被所述栅绝缘膜覆盖。
11.一种制造有源矩阵基片的方法，在该有源矩阵基片中的源极、漏极、半导体层、栅绝缘膜和栅极直接或间接地顺序沉积在绝缘基片上，该方法包括如下步骤使用抗蚀剂掩膜对所述栅绝缘膜上沉积的栅金属形成图案；使用所述形成图案的栅金属作为掩膜对所述栅绝缘膜和所述半导体层形成图案；形成ITO膜并使用抗蚀剂掩膜对该ITO膜形成图案；以及使用所述形成图案的ITO膜作为掩膜对所述栅极形成图案。
12.根据权利要求11的方法，这里对所述ITO膜形成图案的步骤包括在考虑所述栅极图案的情况下对所述ITO膜形成图案以及形成像素图案的步骤。
13.根据权利要求12的方法，这里对所述ITO膜形成图案的步骤包括在考虑与所述栅极相连的栅连线图案的情况下对所述ITO膜形成图案的步骤。
14.一种制造有源矩阵基片的方法，包含如下步骤在绝缘基片上形成栅极图案；在所述栅极上顺序沉积栅绝缘膜和半导体层，然后形成金属膜；在考虑要形成图案的所述金属膜的图案和考虑像素电极图案的情况下，沉积-ITO膜；使用所述ITO膜作为掩膜对所述ITO膜形成图案，从而形成源极和漏极。
15.根据权利要求14的方法，进一步包含如下步骤在所述源极和漏极上提供一个保护膜，使该ITO膜介于所述源极和漏极与这保护膜二者之间，并使用所述保护膜对所述半导体层形成图案。
16.根据权利要求14的方法，其中在形成所述源极和漏极的步骤中以所述ITO膜作为掩膜形成数据线图案。
17.根据权利要求14的方法，其中形成所述金属膜的步骤是用于以形成图案的栅绝缘膜的相同图案形成所述金属膜。
全文摘要
所公开的是一种有源矩阵基片,通过把栅绝缘膜和ITO膜沉积在导线上使该基片能防止引出线腐蚀等问题,而又不增加图案形成过程的次数,提高制造过程的生产量及可靠性。本发明包括源极和漏极,它们沉积在绝缘基片上并彼此分开一个预先确定的间隙;沉积在源极和漏极上的a－Si层;沉积在a－Si层上的栅绝缘膜;沉积在栅绝缘膜上的栅极;以及具有第1和第2部分的ITO膜,这第1部分覆盖在栅极上,其图案与栅极图案基本相同,这第2部分沉积在或者是源极或者是漏极上并构成像素电极;以及与漏极相连的数据线,它由栅绝缘膜覆盖,从而使a－Si膜介入这二者之间。
文档编号H01L21/3213GK1332479SQ01122828
公开日2002年1月23日 申请日期2001年7月9日 优先权日2000年7月10日
发明者辻村隆俊, 德弘修, 三和宏一, 师冈光雄 申请人:国际商业机器公司