使用化学机械抛光精加工用于接合的晶片的装置和方法

专利名称：使用化学机械抛光精加工用于接合的晶片的装置和方法
技术领域：
本发明一般地涉及一种用于进行不同半导体材料的晶片对晶片接合的方法与装置，更详细地涉及一种用于在20微米尺寸晶片上把晶片表面精加工至粗糙度小于9埃均方根(RMS)的方法与装置。最好，此方法提供把晶片抛光至达到要求的光滑度并保留整个晶片的平直度以获得一个可通过使用常规的化学清洁程序清洁以进行晶片接合的最终的光滑表面。
背景技术：
绝缘体上硅(SOI)是一种用于制造半导体器件的流行技术，例如通过一层绝缘材料使用同衬底介电隔离的一薄层硅的场效应晶体管(FET)。
使用SOI结构制作的器件同直接在硅块上制作的器件相比呈现出大为减小的寄生电容。鉴于这个理由，SOI技术已成为IBM公司策略的重要与关键部分以引入与贯彻到当前的CMOS制造技术中并成为绝缘体上高速IC的OEM。然而，这个策略确实依赖于适于结合进主流CMOS制造加工中的SOI衬底的成本效果与可靠供应。
当前可商业获得的大多数高质量SOI衬底通过硅晶片的离子注入生产以形成一个在硅晶片表面下的隐埋的绝缘层。这种SOI结构的一个例子是通过例如D.K.Sadana等的1999年7月27日授予的美国专利5930643或D.K.Sadana的2000年7月18日授予的美国专利6090689中描述的SIMOX(Separation by Implanted OXygen，注入氧的隔离)工艺生产的衬底。这些SOI结构的应用限于表面层必须是与下面的硅晶片相同材料的情况。此外，此表面硅层在高能注入工艺期间受到损害因而典型地要求一个高温(即1000-1300℃)退火处理以消除注入损害。同样，此方法中的绝缘层限于由此技术只能形成硅氧化物，因而在实践中限于形成二氧化硅或氮氧化硅埋层。其次，包括除去这些提到的硅氧化物以外的层材料的更复杂的结构或叠层不实际可行且原则上难以制作。而且，绝缘埋层的厚度也受限制且难以使用SIMOX技术控制。例如，一个5nm厚的很薄的隐埋氧化(BOX)层或一个1μm的厚BOX层是很难使用SIMOX方法得到的。
制作SOI结构的另一种方法是通过晶片接合即使用二氧化硅作为接合层把两个衬底接合在一起。而且，在此方法中需要的或要求的膜或层堆初始沉积在两个独立晶片即籽晶晶片与加工晶片(handlewafer)的表面上，且最终这些膜将用来形成绝缘埋层及器件制作要求的层或层状结构。如若要求则这两个籽晶晶片与加工晶片将被抛光，然后以顶表面对顶表面取向把它们直接接合在一起。然后使用一种深腐蚀技术或一种例如Smart-Cut、SiGen或Eltran工艺的晶片裂解技术去薄两晶片之一即籽晶晶片以形成SOI结构。Smart-Cut工艺描述在M.Bruel的1994年12月20日授予的美国专利No.5374564中。
通常，晶片接合是一种用来形成适合于器件制作的SOI膜与其它的层叠衬底的强效与灵活的技术，且至今仍可适用于提供某些超过离子注入法的关键优点的各种集成电路。典型地，由于此方法包括一个或多个膜从籽晶晶片向加工衬底的层转移，因而在可形成或接合绝缘埋层的材料堆的类型与质量方面有更大的灵活性。具体地说，此方法允许除硅以外的半导体膜的转移，例如Inp、GaAs等，用于潜在的混和III-V至II-VI器件集成设计以及隐埋金属膜，诸如W，pt等等适合于隐埋互连、双门或接地层器件(ground plane device)应用。可以理解，包括这些类型晶格失配的金属或绝缘层的这类表面或隐埋结构不能简单地通过离子注入法形成或产生。此外，晶片接合可在从室温(23℃)至400℃的低温范围内进行，这将导致若需要的话可允许在单一晶片上进行多个接合步骤而不影响现有器件或集成电路的电特性。这些优点已使新颖的半导体器件例如双门器件(Double-Gate Device)或底面器件(bacl-plane device)结构的设计与制造方面的许多新发展成为可能。
用于外延生长的SiGe的精加工或平面化已见于E.A.Fitzgerald的U.S.6107683在块硅的外延生长应用中。在U.S.6107683中，进行一个粒级(graded)SiGe层上表面的化学机械抛光(CMP)以去除由在SiGe层张弛期间引入的错位形成的粗糙部分。平整表面是为了防止将导致错位成块的表面继续变粗与开槽。表面平整阻止了在粒级SiGe层的后继生长期间增加螺线错位密度。然而，文中未提到形成一个可接合表面、晶片均匀性或以RMS表示的粗糙度定量。
晶片接合法的关键与它的好处现实地基于始终如一地进行与产生高质量的晶片对晶片接合加工的能力。进行两个不同衬底的高质量的晶片接合的关键先决条件要求接合的表面极端平坦(即小于10)且完全没有任何处来的颗粒或杂质。此外，为了得到一个成功的与高质量的两个衬底之间的接合界面，在20μm平方几何尺寸上粗糙度应小于9均方根(RMS)是一个关键的条件。这些严格要求确实阻止了大部分‘生长状态下’材料的接合，因为在生长过程之后它们的初始膜外形的粗糙度典型地大大超过接合需要的临界值9。然而，由于可能生长具有接合所需要的表面性能的高质量的热氧化层，已有通过直接把一个硅晶片同一个热氧化层接合以便形成BOX结构而产生的接合的SOI晶片，并可从SOITHCH商业购买。

发明内容
根据本发明，提供/描述一种用于通过使用化学机械平面化(CMP)加工把晶片表面精加工至粗糙度小于9均方根(RMS)值以进行许多不同材料的晶片对晶片接合的方法与装置。
本发明还提供一种用于在20μm尺寸上把晶片表面精加工至粗糙度小于9RMS以进行许多材料的晶片对晶片接合的方法与装置。此外，可通过CMP加工实现整个晶片表面的精加工而在晶片上保留与保持整体晶片平直度。在CMP加工之后，可使用刷洗清洁以有效地清洁最后表面以清除颗粒，并使用一个常规的RCA或标准清洗1与2(SC-1，-2)化学清洁程序以制备用于晶片接合的晶片表面。本发明已用于精加工与成功地接合低温氧化物(LTO)层、多晶硅层与硅锗(SiGe)层从而提供形成并制作合成材料堆与器件的能力。精加工与接合LTO膜的能力对于制作半导体器是特别重要和有用的，因为LTO层可容易地在低温下沉积在那些初始可能不适于CMP抛光或对晶片接合来说过于粗糙的各种材料上。一旦沉积后初始材料的初始粗糙度将转移至LTO层的表面上，然后可通过本发明将此表面容易地精加工至粗糙度9RMS或以下的高表面质量。已证明LTO表面一旦被适当精加工，则此LTO层可用于对另一晶片即加工晶片进行强力的、高质量的晶片对晶片的接合。以这种方式，一个LTO层可用作中间缓冲层以提供‘胶合’或‘接合’使能接合一个宽范围的材料与器件。由于本发明的结果，晶片接合已被引入作为新的以SOI为基础的器件，包括双门器件与绝缘体上硅锗(SiGe-On-Insulator，SGOI)器件结构的一个重要组成部分。


连同附图阅读本发明的下面详细描述，本发明的这些与其它的特征、目的与优点将变得明显，这些附图中图1是一个图示说明一个本发明实施例的表示SiGe膜的表面粗糙度作为CMP抛光时间的函数的关系图。
图2是一个图示说明一个本发明实施例的表示SiGe材料的以为单位给出的去除量作为以分钟为单位给出的CMP抛光时间的函数的关系图。
图3是一个表示沉积的LTO膜的表面形态的AFM图象，表明初始表面粗糙度为7.85RMS。
图4是一个在CMP加工2分钟后LTO膜的表面组织的AFM图象，显示最后表面粗糙度为2.19RMS。
具体实施例方式
本发明提供一种使用适用于晶片接合的化学机械平整(CMP)加工抛光整个晶片以便得到一个粗糙度小于9RMS的、光滑的、可接合的晶片表面的方法与加工装置。词汇‘化学机械平面化’或‘化学机械抛光’用来表示同一事情。使用此方法，可以50-1000/分钟之间范围的去除速率从晶片表面上去除材料，具体的速率依赖平整与抛光的材料类型而定。而且，在抛光加工期间表面粗糙度随着材料的去除而逐渐减小。为得到一个光滑的、可接合的晶片表面所需要的总抛光时间与随之去除的总材料量确实依赖于被抛光与精加工的材料的初始粗糙度与类型。作为一个例子，参看图1，数据点12-14表示CMP加工时间与应变的SiGe膜相应的粗糙度测量值之间的关系。图1中，纵坐标表示单位为RMS的表面粗糙度而横坐标表示加工时间。SiGe膜初始表面的粗糙度测量值100RMS在CMP加工10分钟后明显地减小为可接合的晶体表面的2RMS，此外，图2中的数据点20-23表示单位为的SiGe膜材料去除厚度相对于单位为分钟的CMP抛光时间的关系。图2中，纵坐标表示单位为的被去除的SiGe膜的厚度而横坐标表示加工时间。
为应用与扩展CMP加工以接合并形成SOI结构与半导体器件，参看序列号No.09/____同一天提交的日期为2000年9月29日由D.F.Canaperi等提出的标题为‘Preparation of Straind Si/SiGe On Insulatorby Hydrogen Induced Layer Transfer Technique’的专利申请，在此引入作为参考。
关于LTO膜表面粗糙度的改进，图3表示一个表面粗糙度为7.85RMS的在沉积状态下的LTO膜在CMP加工期2分钟后得到一个2.19RMS的最后的可接合的表面粗糙度的原子力显微镜(AFM)图象。
下面的表1是一个对通过各种生长技术沉积的LTO、多晶硅与SiGe不同材料观察到的以表面粗糙度表示的抛光改进的一览表，在所有情况下在生长之后，得到的晶片表面被成功地接合至另一个加工晶片。表1

本发明的优选实施例描述如下(1)CMP工具；(2)抛光垫板系统；(3)垫板的修整；(4)抛光浆料与(5)刷洗清洁。
(1)CMP工具本发明可在利用抛光‘板’或‘带’与晶片之间的运动接触而起作用且还提供使用液体抛光悬浮液浆料的任何CMP工具或装置上实施。本发明的一个例子是Westech 372抛光工具，它包括一个圆形旋转抛光台板与一个旋转晶片载体。本优选实施例中上述工具的工作参数表示在表2中表2

(2)抛光垫板(Polishing Pad)系统关于抛光垫板本发明优选可包括使用两个座的叠置系统。在抛光期间同晶片表面接触的顶板由浇铸的聚合材料例如含有均匀分布微孔的尿烷制成。顶板有均匀间隔的孔穿过，放置在一个用作底板的第二垫板的上方。由于顶板内有穿孔，使底板被湿润从而浸透为抛光均匀性所要求与必需的抛光浆料。底板由聚酯纤维与尿烷粘合剂材料制成。本发明的实施使用了可商业购买的由Delaware州Newark的Rodel公司生产的抛光垫板。优选的顶板产品号为IC1000而优选的底板产品号为Suba IV。
(3)垫板的修整在抛光之前首先修整顶板300秒。这可使用固定磨料修整器例如金刚石来完成。此外，在抛光任何后继的晶片之前另外修整垫板25秒。
(4)抛光浆料抛光浆料是一种硅石磨料在水中的胶状分散质。此抛光浆料以50-200毫升/分范围内的流速被汲送到抛光垫板上。此抛光浆料的优选规格与性能表示在表3中表3

抛光浆料可以是商业购买的由Illinois州Aurora的Cabot公司生产的SC112。抛光浆料的流速可为140毫升/分。抛光浆料可有从约9.5至约11.0的pH值。包括硅石或可能只有硅石的固体重量百分比可在从约5％至约30％范围(比在SC112中较大的范围)内，并且硅石颗粒尺寸可在从约12至约200nm范围(比在SC112中较大的范围)内。
(5)涮洗清洁(Brush Cleaning)CMP加工步骤之后是一个涮洗清洁步骤。涮洗清洁在从晶片表面清除由CMP为抛光加工留下的残余磨料颗粒时是必需的与有效的。为保证在CMP抛光之后可进行任何后继的晶片接合之前晶片表面上完全没有颗粒，此清洁步骤是必不可少的。本发明优选使用常规双侧滚筒涮洗清洁机，包括一个刷洗清洁阶段，其中滚筒刷洗清洁步骤的持续时间设置为99秒。晶片接合工具是一种旋转干燥待接合的晶片、将晶片保持成行并使晶片表面紧密接触在一起的机械装置。
权利要求
1.一种用于抛光与精加工适合于进行晶片对晶片接合的晶片表面的装置，包括半导体衬底，形成在所述衬底上的第一材料层，CMP工具，刷洗清洁工具，化学晶片清洁工具，与晶片接合工具。
2.根据权利1的装置，其中所述半导体衬底可以是从包括Si、SiGe、Ge、SiC、GaAs、InP、SOS、SOI与BESOI的组中选择的一个单晶晶片。
3.根据权利要求1的装置，其中所述第一材料层可以是从包括Si、SiGe、Ge、SiC、SiGeC、GaAs与InP的组中选择的一个单晶层。
4.根据权利要求1的装置，其中所述第一材料层可以是一个从包括多晶硅、多晶SiGe、多晶Ge、多晶SiC与多晶SiGeC的组中选择的多晶层。
5.根据权利要求1的装置，其中所述第一材料层可以是非晶的，且可以是氧化硅、二氧化硅、低温氧化物(LTO)、高温热氧化物、PECVD氧化物、PECVD TEOS、氮化硅与氮氧化硅。
6.根据权利要求1的装置，其中CMP工具可以是任何晶片抛光设备，而优选的工具是包括一个圆形旋转抛光台板与一个旋转晶片载体的Westech 372抛光工具。
7.根据权利要求6的装置，其中CMP工具在下列条件下工作向下力为1psi，台板速度为50rpm，载体速度为30rpm，背侧空气压力为0.5psi，与抛光浆料流速为140毫升/分。
8.根据权利要求6的装置，其中CMP工具使用一个两个垫板的叠置系统，其中顶板由浇铸的聚合材料例如尿烷制成并含有均匀分布微孔，优选的顶板为市场上的由Rodel公司生产的产品号为IC1000的垫板。
9.根据权利要求8的装置，其中在抛光之前使用固定的磨料金刚石修整器首先修整顶板300秒，并在开始抛光下一个晶片之前再另外修整顶板25秒。
10.根据权利要求6的装置，其中CMP工具使用一个两个垫板的叠置系统，其中底板由聚酯纤维与尿烷粘合剂材料制成，优选的底板为市场上的由Rodel公司生产的产品号为Suba IV的垫板。
11.根据权利要求6的装置，其中CMP工具使用的抛光浆料包括硅石磨料在水中的胶状分散质。
12.根据权利要求11的装置，其中抛光浆料以50-200毫升/分范围的优选流速被汲送至抛光垫板表面上。
13.根据权利要求11的装置，其中抛光浆料有下列组成与性能pH值在9.5-11.0范围，固体重量百分比在5-30％范围，与颗粒尺寸在12-200nm范围。
14.根据权利要求6的装置，其中刷洗清洁工具是一个双侧滚筒刷洗清洁器，包括一个刷洗清洁阶段。
15.根据权利要求14的装置，其中滚筒刷洗清洁步骤的持续时间优选为99秒长。
16.根据权利要求1的装置，其中化学晶片清洁处理是用于半导体衬底的标准的半导体晶片清洁程序，包括一个RCA或Huang清洁程序步骤。
17.根据权利要求1的装置，其中最后的抛光晶片达到一个粗糙度小于9RMS的、光滑的、可接合的且可使用标准的接合工具与技术同另一个加工晶片接合的表面。
18.一种使用CMP工具抛光晶片的方法，包括步骤把一个选定的晶片放入CMP工具，施加一个1psi的向下力，施加一个50rpm的台板速度，施加一个30rpm的载体速度，施加一个0.5psi的背侧空气压力，与提供一个140毫升/分的抛光浆料流速。
全文摘要
描述一种包括一个半导体衬底、一个CMP工具、一个刷洗清洁工具与一个化学晶片清洁工具的方法与装置。CMP工具在1psi的向下力、0.5psi的背侧空气压力、50rpm的台板转速、30rpm的载体转速与140毫升/分的抛光浆料流速下进行工作。
文档编号H01L21/02GK1373499SQ0114120
公开日2002年10月9日 申请日期2001年9月28日 优先权日2000年9月29日
发明者唐纳德·F·卡纳贝利, 盖伊·M.·科恩, 黄丽娟, 约翰·A.·奥托, 迈克尔·F.·罗法罗, 赵泽安 申请人:国际商业机器公司