专利名称：晶片上减少阻抗的覆晶焊垫配置的制作方法
技术领域：
本实用新型涉及集成电路封装技术，特别是一种可减少阻抗及改善覆晶高频信号传输品质的晶片上减少阻抗的覆晶焊垫配置。
概利用导线架连接接触垫的封装方法，为防止金线过长或注入封装胶质材料所产生金线偏移现象，接触垫只能设计于晶片的元件区的外围。元件因此需要藉助更长的电导线(conductive trace)以连接接触垫与元件之间。此外，随着单一晶片功能增强与高速性能要求的趋势下，I/O引脚数亦越来越多。传统焊线连接接触垫的方式，伴随高电感，不利晶片的高速运作，已不能满足未来高性能集成电路的需求。
因此，一种称为覆晶(flip-chip)的IC封技术即因应上述需求而生。这种技术，请参考
图1，将多个导电凸块24设计于晶片20的最上层，每一导电凸块24，并不限于形成于晶片元件区以外的四周，而是以阵列方式几近平均分布于晶片20各处。最后晶片20再翻转过来(flipped)使得晶片上层阵列分布的导电凸块24朝下连接于对应的基板26。封装基板26上有对应的导电凸块垫(或称覆晶凸块垫)28以阵列方式与其对应，以承接导电凸块24。
由于覆晶晶片与导线接触垫(wire bonding pad)晶片，在晶片核心内部(core)差异性并不大。当晶片设计为导线接触垫晶片时，接触垫配置于晶片内四周围(接触垫下方一般不允许有元件存在)，晶片的其余周围则覆盖以护层。当晶片设计为覆晶晶片时，原导线接触垫型晶片的护层上则再形成一金属层，并经微影及蚀刻步骤形成电导线。由晶片内四周围的导线接触垫位置连接至晶片核心，再形成凸块及连接锡球于其上。因此，就集成电路设计公司而言，多仍利用现有的因应导线接触垫晶片的设计工具设计覆晶晶片。
一传统覆晶晶片的横截面示意图，请参考图2所示。其基本架构由下而上包含复晶矽层(元件闸极或导体层)40、第一内连线介电层50A、第一内连线导体层60A、第二内连线介电层50B、第二内连线导体层60B、第三内连线介电层50C、第三内连线导体层60C、及护层70。内连线导体层之间以接触55A、介层55B、55C分别连接复晶矽层40与第一内连线导体层60A。护层70上并有一第四金属层80，经微影及蚀刻定义为再分布导线层(redistribution layer；简称RDL)，用以连接接触垫75至晶片核心的各个预定位置，再形成护层(passivation layer)92，并经微影与蚀刻图案化后，进行电镀，或以网板印刷的方式，形成导电凸块95。
上述传统所有导电凸块呈阵列型态分布。此外，不管导电凸块是信号或是接地或是接电源电压，多混合存在于各行列的导电凸块间。因此就信号连接而言，部分引线(或称电导线(conductive trace))较长，部分引线较短。视原设计晶片周围接触垫与晶片核心的导电凸块距离而定。其俯视图则如图3所示，连接电源P的外围接触垫利用RDL层97连接至晶片的晶片核心接触垫98，其他接地G的接触垫，连接信号S的接触垫亦同。
发明内容
有鉴于传统覆晶晶片设计，信号导电凸块、接地导电凸块、电源导电凸块混合于阵列式导电凸块之间，因此，部分的信号导电凸块所利用的再分布导线层RDL的电导线阻抗就会较大。本实用新型将解决上述问题，而提出一种晶片上减少阻抗的覆晶焊垫配置以减少信号线焊垫的阻抗。
本实用新型的目的是提供因高频操作下电导线的弯角而产生的电感及电感抗的解决方法。
本实用新型的另一目的是用以减少与信号输出入端有关的阻抗的覆晶焊垫配置法。
本实用新型揭露一种晶片上减少阻抗的覆晶焊垫配置置，至少包含晶片核心导电凸块阵列；由内而外有四圈导电凸块圈，其中第一圈的每一导电凸块连接至电源环(power ring)。第二圈导电凸块圈内的导电凸块连接至接地环(ground ring)；信号输出入端，则主要连接至第三圈导电凸块圈及第四圈导电凸块圈。此外为减少电感抗且第三图导电凸块的每一导电凸块，与该第四圈导电凸块圈内的导电凸块呈左右交错排列以减少IC封装基板电导线的弯折。此外，覆晶晶片的再分布导体层形成于护层下，最上层导体层上方，并依据晶片的最上层导体层输出入缓冲区及接地、电源汇流排而定义再分布导体层以减少信号输出端与外围两圈导电凸块圈的导电凸块电导线(conductiv trace)长度。
图2显示传统覆晶晶片各金属层，接触垫与导电凸块相关位置的横截面示意图；图3显示传统覆晶晶片再分布导线层RDL，与VSS、VCC及信号的连接的示意图；图4显示依据本实用新型方法设计的覆晶晶片导电凸块配置示意图；图5显示依据本实用新型方法设计的覆晶晶片导电凸块配置晶片核心，四圈导电凸块配置示意图，请注意外两圈连接信号输出入端的导电凸块左右或上下交错排列。
为降低连接信号凸块的电导线过长产生的阻抗，本实用新型改变再分布层(RDL)的位置。例如以三层导线层M1、M2、M3为例，传统方法M3导线层形成后接着形成护层、及护层窗以露出接触垫，再形成M4并定义为RDL层，用以在晶片核心各个位置上形成导电凸块。请同时参考图5，本实用新型的方法改为M1(图未示)、M2(图未示)、M3导线层形成后，接着形成导线层M4，导线层M4用以定义成RDL层。而原M3导线层部分原设计为接触垫区域则去除，并利用该区域下方的半导体基板配置电容、静电放电防护元件及电感元件其中之一及其组合。
导线层M4的定义是依据M3导线层上输出入信号缓冲区(I/O汇流排)与电压/电源汇流排(voltage/ground bus)(位于第三层导线层M3)而对M4定义，请参考图5。因此，本实用新型将可减少信号输出端和两圈信号凸块的电导线。特别是对传统导线接触垫晶片设计而言，导线M3已将信号连接至接触垫，而本实用新型是将代表信号的导电凸块配置于导线接触垫附近，因此更可显现本实用新型将代表信号连接的导电凸块配置于导线接触垫附近的优点。请注意图5除了示I/O汇流排电压/电源汇流排(M3)外，仅示位于晶片核心外围的四圈导电凸块及其对应的导线分布层M4。上述四圈导电凸块，由内而外依序分别为连接至电源环(power ring)VCC电源凸块110a、连接至接地环(ground ring)的VSS凸块及连接至信号输出入端的两圈信号凸块S。此外，上述覆晶晶片的信号输出入端以配置于第四圈导电凸块圈110d为第一优先，第三圈导电凸块圈110c为次优先，依接近晶片核心导电凸块阵列而递减优先配置顺序。换言之，必要时也可以将少数的接地环或少数的接电源环的连接配置于第四圈导电凸块圈110d及第三圈导电凸块圈110c。当然，信号输出入端亦可连接配置于第一圈导电凸块圈11a及第二圈导电凸块圈110b。但优先顺序则远低于第四圈导电凸块圈110d或第三圈导电凸块圈110c。
此外，只要核心电压凸块下方交会于连接核心电压的电导线就直接以介层连接。核心接地凸块下方交会于连接核心接地的电导线也直接以介层连接。如此可以进一步减少连接至核心电压的电导线长度。
当然，当覆晶凸块已如上改变，配合覆晶凸块的基板上的凸块垫，也将对应而变更配置一如前述。
以上所述实施例仅系为说明本实用新型的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本实用新型的内容并据以实施，当不能以其限定本实用新型的专利范围，即大凡依本实用新型所揭示的精神所作的均等变化或修饰，仍应涵盖在本实用新型的权利要求范围内。
权利要求1.一种晶片上减少阻抗的覆晶焊垫配置，其特征是至少包含晶片核心导电凸块阵列；第一圈导电凸块圈，包围该晶片核心导电凸块阵列，该第一圈导电凸块圈内多数的导电凸块，分别用以连接至电源环(power ring)或接地环(ground ring)；第二圈导电凸块圈，包围该第一圈导电凸块圈，该第二圈导电凸块圈内多数的导电凸块连接至信号输出入端。
2.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是更包含一圈或一圈以上的导电凸块圈，包围该第一圈导电凸块圈，连接至信号输出入端，且该第二圈导电凸块圈及其外围的导电凸块圈的每一导电凸块彼此呈左右交错排列。
3.如权利要求2所述的晶片上减少阻抗的覆晶焊垫配置，其特征是上述的导电凸块呈左右交错排列用以降低高频信号的电感抗。
4.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是更包含一圈或一圈以上的导电凸块圈形成于上述第一圈导电凸块圈与上述第二圈导电凸块圈之间，用以连接至电源环或接地环。
5.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是上述的晶片核心导电凸块阵列用以连接各种核心电压。
6.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是上述的第一圈导电凸块圈、第二圈导电凸块圈藉由护层下方的一再分布导体层将上述的导电凸块分别连接至电源环或接地环或信号端。
7.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是上述的第一圈导电凸块圈、第二圈导电凸块圈下方的半导体用以配置电容、静电放电防护元件、电感元件及其组合所组成的群组其中的一种。
8.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是上述的覆晶晶片的信号输出入端以配置于该第二圈导电凸块圈为第一优先，该第一圈导电凸块圈为次优先。
9.如权利要求1所述的晶片上减少阻抗的覆晶焊垫配置，其特征是上述的覆晶晶片的再分布导体层形成于护层下方，最上层导体层上方，并依据该晶片的最上层导体层输出入缓冲区及接地、电源汇流排而定义该再分布导体层以减少信号输出端与该第二圈导电凸块圈的导电凸块电导线(conductive trace)长度。
专利摘要一种晶片上减少阻抗的覆晶焊垫配置，至少包含晶片核心导电凸块阵列；由内而外有四圈导电凸块圈，其中第一圈的每一导电凸块连接至电源环(power ring)；第二圈导电凸块圈内的导电凸块连接至接地环(ground ring)；信号输出入端，则主要连接至第三圈导电凸块圈及第四圈导电凸块圈；此外为减少电感抗，第三圈导电凸块的每一导电凸块，与该第四圈导电凸块圈内的导电凸块呈左右交错排列以减少电导线的弯折；此外，覆晶晶片的再分布导体层形成于护层下、最上层导体层上方，并依据晶片的最上层导体层输出入缓冲区及接地、电源汇流排而定义再分布导体层以减少信号输出端与外围两圈导电凸块圈的导电凸块电导线(conductive trace)长度。
文档编号H01L21/70GK2521757SQ0127876
公开日2002年11月20日 申请日期2001年12月18日 优先权日2001年12月18日
发明者吕学忠, 张文远, 黄明坤 申请人:威盛电子股份有限公司