专利名称：显示器件的制造方法
技术领域：
本发明涉及一种显示器件的制造方法，在该器件中，设有由至少一个象素构成的象素组和导体图形构成具有衬底，而且在衬底上固定有用来给象素提供激励电压的半导体器件。
这类主动矩阵显示器件的例子是薄膜晶体管-液晶显示器(TFT-LCD)或调幅一液晶显示器(AM-LCD)，它们被用于便携式电脑和组织体(organizer)中，但在GSM电话中也得到了日益广泛的应用。例如，可以用(聚合物)发光二极管(LED)显示器来代替LCD。
从广义上说，本发明涉及电子器件的制造方法，在该器件中，设置了具有包括至少一个开关元件的功能组的衬底，并且衬底上固定有用来给开关元件提供激励电压半导体器件。
发表在SID Int.Display Conf.(2000年9月，第415至418页)上的文章“Flexible Displays with Fully IntegratedElectronics”描述了一种工艺过程，其中按特定方法形成的一种液体悬浮物中的半导体器件横穿衬底并到达衬底中相应形成的“孔”或凹槽。这些半导体器件是按标准方法制成的集成电路(IC)。有了IC后就建立了与各象素的连接。
在这种情况下会出现一个问题，即在提供IC时要考虑到许多误差。半导体器件(IC)不仅必须滑入凹槽中(过去就是这样)，而且还有一定厚度(约50μm)。根据厚度的变化(当然不是在所有IC都由一个相同基片制成的情况下)和衬底表面上“孔”或凹槽深度的变化，形成在衬底上的电光层的厚度也会改变，此厚度可达数μm。特别是当采用对厚度敏感的效应(例如(S)TN效应)时，这种厚度的改变会引起不希望有的褪色和不均匀的开关特性。
IC在定位过程中的误差也应予以考虑。当IC“滑入凹槽中”时，其在凹槽内的最终位置可能是任意的。因此，凹槽所占空间要比半导体器件(IC)大得多，这就要浪费许多孔，特别是在透明显示器件中。在IC定位不精确的情况下，为了能满意地接触IC，这些IC的接触面必须做得很大，这将浪费IC的表面积，从而使这种工艺变得很昂贵。
另一个问题是半导体器件(IC)厚度的变化关系到凹槽深度的变化，因而在最终的表面积(衬底的公共表面积)方面将产生局部的厚度变化。由于在器件内延伸的导体轨迹是跨过嵌入的半导体器件(IC)上，因此很有可能遭击穿。
为此，根据本发明提供了一个具有许多半导体器件的半导体衬底，这些半导体器件的表面有一些电连接触点，且在半导体器件在半导体衬底的表面区域是相互分开的，同时各电连接触点与导体图形以导电方式相连，此后再把半导体器件与半导体衬底分开。
由于各半导体器件(IC)在固定到衬底上时是彼此类似地位于在半导体衬底上，所有IC的间距都很精确。这样就可能在一个方向具有不变的间距。例如在矩阵形状的象素结构中。此间距也可以是交替变化的。
此外，由于采用这种固定方法，只有实现有源元件的那部分半导体衬底表面区可以设置在显示器件的衬底上。因为这部分的厚度可以忽略(小于1μm)，上述对厚度敏感的效应将不会发生。即使在IC位置有隔垫对液体层的有效厚度没有(或几乎没有)任何影响，因而对显示器件的工作也没有影响(当然是在隔垫具有一个弹性外膜的条件下)。
还有一个优点是，现在IC可以在象素的位置包含驱动电路。这提供了很大的设计自由度。
半导体器件是通过对半导体衬底表面区的刻蚀处理等方法分开的。在另一种方法中，半导体器件被设置在一个绝缘层的半导体层(SOI技术)内，并通过在此半导体层(厚度一般为0.2μm)内进行刻蚀处理而分开。其结果是这些半导体器件在已制成的显示器件中的厚度(小于1μm)比起液体层的有效厚度而言可以忽略，因此上述对厚度敏感的效应不会发生，即使当IC的位置有一个隔垫也是这样。另外，现在可以高精度地设置IC，而且不用格外小心。接触表面现在也可以小得多，故所占据的IC表面很小。
参照下面描述的实施例，将会对本发明的上述及其它方面有清楚的了解。
在附图中
图1是根据本发明的显示器件一部分的剖面示意图，图2是制造方法的流程示意图，
图3和4示出制造图1所示显示器件的各个步骤，图5和6示出制造图1所示显示器件过程中的半导体衬底和显示器件衬底，图7是根据本发明的显示器件的一个可能实施例的等效电路图，图8示出为将显示器件固定在衬底上的半导体衬底的电子显微图象。
这些图都是示意性的，而且不是按比例绘制。相当的元件一般都以同样的标号标示。
图1是一个光调制单元1的一部分的剖面示意图，单元具有液晶材料2，其夹在由玻璃或合成材料等制成的两个衬底3，4之间，并设有两个(ITO或金属)电极5，6。电极图形的各部分与中间电光层一起确定象素。需要的话，显示器件可包含一些定位层(未示出)，它们将液晶材料定位在衬底的内壁上。液晶材料可以是一种(被扭曲的)向列材料，它具有正的光学各向异性和正的介电各向异性等特性，但也可以利用其STN效应，双稳态效应，手性向列效应，或PDLC效应。衬底3，4通常用隔垫7隔开，而所述单元用一个密封圈8密封，此密封圈通常带一个填充孔。液晶材料层2的典型厚度可以是5μm。电极5，5’的典型厚度为0.2μm，而半导体器件(IC)20的厚度在本例中也是0.2μm左中。图1中绘出了位于电极5’和IC20处的一个隔垫7。与液晶材料层2的厚度相比，电极和IC20加在一起的厚度基本可以忽略。隔垫7的存在对显示器件的光电特性没有或几乎没有任何影响，特别是当所选隔垫具有一个硬芯8和一个弹性外层9(厚度约0.2μm)时更是如此。
可利用传统的方法来制造半导体器件(晶体管或IC)20。开始用的材料是一个半导体基片10(参见图2，步骤Ia，和图3)，最好是硅片，其具有一个P-型衬底11，在上面生长一层经过弱掺杂(1014原子/cm3)的n-型外延层15。在这一步骤之前，通过外延生长或扩散制备一层经过强掺杂(掺杂量约1017原子/cm3)的n-型层13。再经过一些工艺步骤(掺杂，扩散等)在外延层15中制作晶体管，电子电路或其它的功能部件。完成之后，在图3A的表面上涂覆一个绝缘层(例如氧化硅)。采用半导体工艺中惯用的方法通过绝缘层中的接触孔做出一些金属化触点17。仍采用掩模掺杂法(在制出绝缘层16之前或之后)，在晶体管，电子电路(IC)或其它功能部件之间设置一个n-型区14。
图3B是图3A的一个变型，其中的晶体管，电路或其它功能部件是用SOI工艺制作的，这时薄的表面区15被嵌在绝缘层19内。在图3B的例子中，金属化触点17是直接设置在半导体器件的晶体管的接触区上面。
接下来，通过一个掩膜将n-型区用HF(在电场作用下)进行刻蚀处理。在这个处理中，经强掺杂的n-型区14被各向同性地刻蚀，处在它下面的n-型外延层13也是一样。但经弱掺杂的n-型层15是被各向异性刻蚀，因此，经过一定时间之后，只有一个小区25保留在该层中(见图2，步骤Ib，和图3)。
然而，晶体管，电子电路(IC)或其它功能部件仍然处在它们原先确定的位置。通常是以固定间距加工这类单元的常规图形。
在此处理之前，或与其同时，或在该处理之后，在显示器件的衬底3上制出一些金属化图形，它们将包含一个或多个电极5’(见图2，步骤IIa，IIb)，而且也是处在确定的位置上。在这个例子中，衬底3上的金属化图形各部分5’是和半导体基片10的电路(IC)20类似地排列着(在不同的方向间距一样)。
在接下来的一个步骤中，要将半导体基片10翻转过来，使衬底3上的金属化图形5’与半导体基片10上的电路(IC)20准确地对齐(见图4)，此后在金属化图形5’和金属化触点17之间形成电接触。为此目的，可利用电极5’上的导电胶21或各向异性导电触点。利用振动或别的方法可将电路(IC)20从半导体基片10上分离出来。这样就获得了具有图形电极5和IC20的衬底3了，其中的IC非常精确地与图形电极5对齐，同时各IC彼此之间也对齐(见图2，步骤III)。此外，孔的减小只取决于IC(或晶体管)的尺寸。
另外当采用SOI工艺时，各个电子电路(IC)20间的初次分离可以利用HF刻蚀处理或其它半导体工艺中惯用的方法，这些IC接下来也是利用振动或别的方法从衬底上分离出来。
并不是衬底10的所有IC(晶体管)都在这个步骤中被从衬底上分离出来，因为金属化图形5’的间距P0通常要比IC20的间距P1和P2大得多。这一点将在下面参照图5作进一步的说明。如果衬底3的尺寸与由可分离的IC块22指示的区域为同一数量级或者比它更小，那么只有IC23(图5中的黑色IC)被分离出来并设置在衬底上。
倘若衬底3比可分离IC块大，则IC23(图5中的黑色IC)被首先分离并设置在衬底10的一部分26上(见图6)。接着相邻的IC24(见图5)被分离并设置在衬底10的部分27上。类似地，IC20是设置在部分28，29上。
接下来按照惯常的方法完成显示器件1的制造，需要的话，可设置一些定位层，以将液晶材料定位在衬底的内壁上。隔垫7通常是设置衬底3，4及密封圈8之间，而密封圈8一般设有一个填充孔，然后在本例中是用IC材料填充该器件(见图2，步骤IV)。
由于半导体器件(IC)20是预先制成的，故可以实现比一般多晶硅工艺更多的电子功能。特别是当采用单晶硅时，可以实现许多功能，利用这些功能，比用普通的矩阵结构更能使显示器件具有不同的构造。图7所示即为这样一种器件30，它是一种具有母线结构的器件。IC(半导体器件)20通过连线31，32(在此例中，线31被接地)连到一个供电电压上，而线33，34则提供信息和时钟信号等。因为如上所述内容，要设置的IC的位置是预先知道的，它可以首先(在IC流程中或通过e-PROM技术)用一个地址寄存器和一个或多个数据寄存器来确定。对某些IC(以及相关的象素组35)，地址是由IC识别的，而且图象信息被储存起来，然后再施加到象素35上，这要根据通过线33，34提供的命令而定。
图8是将显示器件固定在衬底上(见图2，步骤Ib)的半导体衬底的电子显微象。
本发明受保护的范围不仅限于上面描述过的实施装置。正如在开头一节所述，象素也可以由(聚合物)LED形成(可以单独或作为一个部件提供)，同时本发明也可用于其它的显示器件，如等离子体显示器，薄膜显示器，和基于场致发射、光电或机电效应(可开关的镜子)的显示器件。虽然所举的例子是指在正交坐标系中有一定间距，但也可以采用径向坐标系或树形结构(分枝结构)中的定位。前已指出，间距也可以是可变的。这提供了制造圆形或椭圆形等显示器件的可能性。
上述例子中阐述了IC是直接与业已存在的金属化图形5电接触。由于分离出来的IC厚度很小，也可以把它们直接设置在衬底3上，在这种方法中，金属化孔是用刻蚀法刻穿在层15内。因而金属化触点穿过IC，并与连至金属化触点17的完全金属化的连接相接触(比如说，通过一个绝缘层内的接触孔)。
上述接触不必是导电接触。在给定的应用中，可以通过使金属化触点17和金属化图形5’中的一个或两者具有薄绝缘层而在它们之间形成电容性耦合。
在开头一节还曾提到，本制造方法不只局限于显示器件。特别是，本发明可应用于其衬底具有功能组的电子器件(传感器)。
另外，如已指出的那样，可以采用柔性衬底(合成材料)，如耐用显示器，耐用电路。
本发明在于它的每一个特性和每一个特性的组合。权利要求书中的标号并不限制它们的保护范围。动词“包括”不排除与权利要求书中所举出的那些元件的不同的元件的存在。在一个物品前使用冠词“a”或“an”不排斥有多个这种元件的存在。
权利要求
1.一种制造显示器件的方法，其中衬底设有包括至少一个象素的组和导体图形组，而且用来给象素提供激励电压的半导体器件被固定到衬底上，此方法包括以下步骤提供半导体衬底，衬底具有多个表面上有电连接触点的半导体器件，将半导体衬底表面区域内的所述半导体器件互相分开，将电连接触点与导体图形相连，接下来将半导体器件与半导体衬底分开。
2.如权利要求1所述的方法，其特征在于，至少有一部分电连接触点是以导电方式连接到导体图形。
3.一种制造显示器件的方法，其中衬底设有包括至少一个象素的组和导体图形组，而且用来给象素提供激励电压的半导体器件被固定在衬底上，该方法包括以下各步骤提供半导体衬底，衬底具有多个表面上有电连接触点的半导体器件，将半导体衬底表面区域内的所述半导体器件互相分开，接着将半导体器件与半导体衬底分开，并接着至少在半导体器件的位置给衬底设置导体图形，并将电连接触点与导体图形相连。
4.如权利要求3所述的方法，其特征在于，至少有一部分电连接触点是以导电方式连接到导电图形。
5.如权利要求1或3所述的方法，其特征在于，所述半导体器件至少在一个维度上具有与象素组相同的间距。
6.如权利要求1或3所述的方法，其特征在于，一个半导体器件与多个象素相关联的。
7.如权利要求6所述的方法，其特征在于，半导体器件包含用于象素的激励电路。
8.如权利要求1或3所述的方法，其特征在于，通过在半导体衬底表面区域的刻蚀处理来将半导体器件分开。
9.如权利要求1或3所述的方法，其特征在于，所述半导体器件被设置在绝缘层(19)上的半导体层内，并通过刻蚀处理而分开。
10.如权利要求1或3所述的方法，其特征在于，所述衬底是柔性的。
11.一种制造电子器件的方法，其中至少有一个衬底设有包含至少一个开关元件的功能组，而且用来给开关元件提供激励电压的半导体器件被固定在所述衬底上，该方法包括以下步骤提供带有一定导体图形的衬底，提供带有多个表面上有电连接触点的半导体器件的半导体衬底，将半导体衬底表面区域内的半导体器件互相分开，将电连接触点与导体图形相连，接着将半导体器件与半导体衬底分开。
12.如权利要求11所述的方法，其特征在于，至少有一部分电连接触点以导电方式连接到导体图形。
13.一种制造显示器件的方法，其中至少一个衬底设有包含至少一个开关元件的功能组，而且用来给开关元件提供激励电压的半导体器件被固定在衬底上，该方法包括以下步骤提供半导体衬底，该衬底具有多个表面上有电连接触点的半导体器件，将半导体衬底表面区域内的半导体器件互相分开，接着将半导体器件与半导体衬底分开，并给衬底设置导体图形，同时将电连接触点连接到导体图形。
14.如权利要求13所述的方法，其特征在于，至少有一部分电连接触点以导电方式连接到导体图形。
15.如权利要求11或13所述的方法，其特征在于，至少在一个维度上半导体器件与功能组具有相同的间距。
全文摘要
集成电路(20)几乎在上面/内部形成它们的半导体衬底(10)分离。接着，将该衬底翻转置于一个衬底(载体)(3)上，后者在一个晶体处涂有胶(21)。在将晶体连到载体后，把半导体衬底去掉，同时晶体在行与列交汇点等处保持与载体相连。单独的晶体可以包含薄膜晶体管(简单的AM寻址)，但也可以包含更复杂的电路(以存储+识别方式的象素地址)。
文档编号H01L27/32GK1419711SQ01807197
公开日2003年5月21日 申请日期2001年12月20日 优先权日2001年1月26日
发明者H·利夫卡, F·罗泽波姆, R·J·G·埃尔夫林克, M·T·约翰森 申请人:皇家菲利浦电子有限公司