专利名称：封装的微电子器件的制作方法
技术领域：
本发明总的涉及微电子器件，具体涉及封装于阻挡叠层件(或势垒叠层)中的微电子器件。
于半导体基片上制成的微电子器件需要钝化或封装，使之不受大气污染物与大气成分、机械损伤、应力、热应力与热循环、下游处理以及侵蚀性化学制品的影响。
微电子器件的钝化起到几种作用。首先，它使微电子器件与其他微电子器件电绝缘。它于半导体表面上保持了复合速度。它也起到应力缓冲的作用而使开裂最少化。它在光刻处理中提供了免于处理化学制品、紫外光曝光和光刻胶影响的保护。此外，它还使微电子器件不受潮湿、氧化剂、腐蚀物质、划伤与机械损伤等影响。最后，钝化也能吸除移动离子如Cl-与Na+。可参看Lavinger等的J.Vac.Sci.Technol.A16(2)，Mor./Apr.1998，p.530。
传统的金属或陶瓷气密封接能提供有效的保护。但是传统的气密封接外壳有较庞大的体积(约4-6mm深)，而这会给产品增加可观的重量，削弱了微型化的优点。
要求钝化的许多器件当前是在玻璃、溶融石英与陶瓷基片上制造。例如薄膜非晶体氮化硅(Si3N4)与二氧化硅(SiO2)用在p型半导体器件上作为防护覆层、光刻加工的掩模、非易失性金属-氮化-氧化物存储器件的电荷存储系统、金属层之间的绝缘层、薄膜晶体管的栅极绝缘以及超大规模积成器件的超薄电介质。在集成电路应用中，SiO2是应力缓冲层而Si3N4是钝化层，如同美国专利No.5851603中的说明的那样，该专利的内容通过引用包括进来。氮化硅主要由化学汽相淀积(CVD)法淀积，例如由大气压力化学汽相淀积(APVCD)、低压化学淀积(LPCVD)与等离子增强的化学汽相淀积(PEVCD)。但是应用标准半导体工艺如化学汽相淀积法淀积的无机材料存在某些缺点。最严重的缺点是脆性、在机械应力下开裂的倾向、逐步覆盖率差、平面化性质差以及弱的阻挡性质。由电子回旋谐振等离子体增强汽相淀积法(ECR PECVD)淀积的Si3N4的最佳氧渗透率据说接近1cc/m2/日。SiO2的最佳氧渗透率也近似1cc/m2/日。
由于上述这类问题，业已作过很大努力用聚合物电介质来替换无机材料例如SiO2与Si3N4等。感兴趣的聚合物材料包括聚酰亚胺、聚酰胺与聚对二甲苯(parylene)。有机材料能提供良好的粘合性、充分的弹性与足够的抗张强度。但这类材料却有因脆性引起的种种问题以及孔隙一类缺陷。参看C.P.Wong，Ceramic Trans.33，1993，p.125。
由有机与无机材料提供的阻挡保护常不足以确保可靠的微电子器件工作。在封装之前则添加有其他的阻挡层。硅橡胶之类材料用作阻挡层。集成电路可通过注塑而嵌于塑料中以进一步增加防潮保护。
环氧树脂类也用于阻挡和封装。用于封装的环氧树脂层只约为传统气密封接所需层厚的1/4。但即使是这样一个厚度生产出的器件在许多应用中其重量与体积也是不可接受的。除此，环氧树脂的水蒸汽渗透率对某些应用太高了。
当前用于微电子技术的钝化层包括厚达约1μm的二氧化硅、氮化硅氮氧化物层。这类层是由CVD与反应磁控管溅射法淀积成，此两种方法要求基片温度与处理温度高达800℃。由CVD淀积成的材料也会具有很强的应力(即大于10000MPa)。
在无机层后通常继以旋转铸造的厚约0.5μm的聚酰亚胺层。此聚酰亚胺层用于钝化、封装、平面化和粘合/模制到组件上。此聚酰亚胺层是离心铸造上的并在高达250℃温度下固化。聚酰亚胺的氧与水蒸汽阻挡性质差，属于聚合物基片的典型情形(＞10cc/m2/日)。聚酰亚胺的透光性极差，在可见光波长有很强的吸收。聚酰亚胺膜会有大量的孔隙，影响到集成电路的可靠性。这些孔隙还会造成能损害集成电路元件的热点与裂纹。
另一种用来保护微电子电路系统的方法是淀积聚对二甲苯膜。但聚对二甲苯的水蒸汽渗透率对许多应用是太高了。此外，聚对二甲苯在温度高于约120℃时易发生热氧化。
另外，PEVCD覆层则有针孔、弱的逐步覆盖率与颗粒等问题。此种覆层的质量通常很差。这些层的淀积过程会损伤例如集成电路、有机发光器件、发光聚合物与微激光器中的热敏材料。结果，采用传统的淀积方法就不能在半导体基片上实现热敏器件完全有效的封装。此外，为了获得所需的封装与钝化，当前钝化层的厚度必须与器件的厚度与大小相匹配，这在制造多层集成电路中造成问题。最后，如上所述，所述材料的阻挡性质在许多应用中是不够的。
这样就需要有能用于封装微电子器件的改进的轻量薄膜阻挡层结构以及用于制造这种封装微电子器件的方法。
本发明通过提供封装的微电子器件及其制造方法满足了上述要求。所述器件包括半导体基片、与该半导体基片相邻的微电子器件以及与此微电子器件相邻的至少一层第一阻挡叠层件。这里所谓的相邻是指邻近而不必是邻接。其间可以有其他介入层。此阻挡叠层件封装微电子器件。其包括至少一第一阻挡层和至少一第一聚合物层。封装的微电子器件可选地包括位于半导体基片和微电子器件间的至少一个第二阻挡叠层件。此第二阻挡叠层件包括至少一第二阻挡层和至少一第二聚合物层。
所述第一与第二阻挡叠层件的第一与第二阻挡层，最好其中之一或全部是基本透明的。所述至少一第一阻挡层最好包括选自金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、金属硼氧化物以及它们的组合。
在有需要时，不论是第一还是第二阻挡层都可以基本上不透明。不透明的阻挡层最好选自不透明的金属、不透明聚合物、不透明陶瓷与不透明的金属陶瓷等。
第一与第二阻挡叠层件的聚合物层最好是含丙烯酸酯的共聚物。这里用到的含丙烯酸酯聚合物一词包括含丙烯酸酯聚合物、含甲基丙烯酸酯以及它们的组合物。所述第一和/或第二阻挡叠层中的聚合物层可以相同或不同。
所述半导体基片可以是挠性的或刚性的。
所述微电子器件最好选自集成电路、电荷耦合器件、发光二极管、发光聚合物、有机发光器件、金属传感器片、微盘激光器、电致变色器件、光致变色器件、微机电系统以及太阳能电池。
这种封装的微电子器件必要时还可包括另外的层例如聚合物光滑层、抗划痕层或其他功能层。这种封装的微电子器件还可包括与至少一个第一阻挡垫层件相邻的盖。
本发明还包括制造封装微电子器件的方法。此方法包括提供其上具有微电子器件的半导体基片以及将至少一个第一阻挡叠层件置于微电子器件上将其封装。所述阻挡叠层件包括至少一个第一阻挡层和至少一个第一聚合物层。
所述微电子器件可以通过扩散、离子注入或淀积，或是层叠设置到半导体基片之上。该至少一个第一阻挡叠层件可以通过将阻挡叠层件淀积最好是真空淀积或是通过层叠到环境敏感器件上而设置到微电子器件上。所述层叠可以用粘合剂、焊接、超声焊、加压或加热完成。
第二阻挡叠层件可以先于微电子器件设置到半导体基片上。该第二阻挡叠层件包括至少一第二阻挡层和至少一第二聚合物层。第二阻挡叠层件最好通过真空淀积法淀积到半导体基片上。
在需要时，可从封装的微电子器件上除去半导体基片。
这样，本发明的一个目的是提供封装的微电子器件以及提供制造这种器件的方法。
图1是本发明的封装的微电子器件一实施例的横剖图。
图2是本发明的封装的微电子器件另一实施例的横剖图。
本发明的封装的微电子器件的一实施例在图1中示出。封装的微电子器件100包括半导体基片105、微电子器件110与115以及至少一阻挡叠层件120。微电子器件115嵌在半导体基片105内。微电子器件110置于半导体基片105上。第一阻挡叠层件120包括至少一层第一阻挡层125和至少一层第一聚合物层130。此第一阻挡叠层件120封装并钝化微电子器件110与115。
半导体基片105可以是刚性或挠性的。
微电子器件110与115的例子包括但不限于集成电路、电荷耦合器件、发光二极管、发光聚合物、有机发光器件、金属传感器片、微盘激光器、电致变色器件、光致变色器件、微机电系统以及太阳能电池。上述微电子器件可以用周知的技术制造，例如描述于下列文献中的美国专利，No.6043523与No.6030852(电荷耦合器件)；No.6040588与No.6067188(LED)；No.6023373、No.6023124、No.6023125(LEP)；No.5629389、No.5747182、No.5844363、No.5872355、No.5902688与5948552(OLED)；Mortin等的Fabrication of Plastic Microfluidic Components，SPIEProceedings 8515，1998，177；Matson等的Fabrication Processesfor Polymer-Based Microfluidie Analyticel Devices，Proceedings of μ-TAS’98，1998，(金属传感器片)；美国专利No.5825799与No.5790582(微盘激光器)、No.5995273、No.5888431与No.4253741(电致变色器件)、No.4838483与No.5604626(光致变色器件)、No.5761350与No.6046066(微机电系统)；以及M.Sittig的Solar cells for Photovoltaic Generation of Electricity，Energy Technology Review，No.48，Noyes Data Corp.NY1979(太阳能电池)，上述文献内容已通过引用结合在本说明书中。
在各阻挡叠层件120中可有一或多个阻挡层125与一或多个聚合物层130。此阻挡叠层件中的阻挡层与聚合物层可以由相同或不同的材料制成。阻挡层一般厚约100-400，聚合物层一般厚约1000-10000。
虽然图1所示的是具有一层阻挡层和一层聚合物层的阻挡叠层件，但此阻挡叠层件可以有一或多层聚合物层和一或多层阻挡层。在此可以是一层聚合物层与一层阻挡层，可以是一或多层聚合物层位于一或多层阻挡层的一侧，或可以是一或多层聚合物层位于一或多层阻挡层的两侧。重要的特征是此阻挡叠层件具有至少一层聚合物层和至少一层阻挡层。
在阻挡叠层件上部必要时还可以有另外的覆层如有机或无机层、平面化层、透明导体、抗反射层或是其他所需的功能层。
可选地，半导体基片可设于塑料基片上。此时阻挡叠层件最好先于半导体基片置放于塑料基片上。
本发明的封装的微电子器件的第二实施例在图2中示出。此封装的微电子器件200有半导体基片205。半导体基片205的任何一侧都有保护用的抗划痕层210。在包括有抗划痕层的情形下，最好是半导本基片两侧都有抗划痕层，这将有助于防止挠性半导体基片翘曲。
抗划痕层210之上有聚合物光滑层215。这种聚合物光滑层减少了表面糙度，密封了表面缺陷例如坑、划痕与槽，这样就形成了能理想地用于淀积后续层的平面化表面。取决于所需用途，半导体基片205上还可淀积其他的层如有机或无机层、平面化层、电极层、抗反射层与其他功能层。这样，此半导体基片便可具体地适应不同的应用要求。
第一阻挡叠层件220在聚合物光滑层215之上且包括第一阻挡层225与第一聚合物层230。第一阻挡层225则有阻挡层235与240。阻挡层235与240可以由相同或不同的阻挡材料制成。
存在有微电子器件245与250。微电子器件245嵌入基片205中。微电子器件250置于第一阻挡叠层件220之上。微电子器件250之上设有用于封装它的第二阻挡叠层件255。第二阻挡叠层件255具有阻挡层260与聚合物层265，但如上述，它也可有一或多层阻挡层和一或多层聚合物层。此第一与第二阻挡叠层件中的阻挡层与聚合物层可以相同或不相同。尽管图2中所示的只是一个第一阻挡叠层件和一个第二阻挡叠层件，但阻挡叠层件的个数是不加限制的。所需的阻挡叠层件数取决于所用的半导体基片材料和具体应用中所需的抗水蒸汽与氧渗透的水平。对某些应用来说，一或两个阻挡叠层件是可以提供充分的阻挡性质的。在最严苛的应用条件下，可能需要五或更多个阻挡叠层件。
在第二阻挡叠层件255上有盖270。盖270可以是刚性的或挠性的。挠性盖可以由任何挠性材料制成，包括但不限于聚合物，例如聚对苯二甲酸乙二酯(PET)、聚萘酸乙二酯(PEN)或高温聚合物如聚醚砜(PES)、聚酰亚胺或TransphanTM(一种高玻璃转变温度的环状烯烃聚合物，可从Lofo High Tech Film，GMBH of Weil am Rhein，Germong获得)；金属；纸；织物；以及它们的组合。刚性盖最好由玻璃、金属或半导体制成。
下面参考图2所示实施例说明制造此封装的半导体器件的方法。微电子器件可以经扩散与离子注入嵌入半导体基片中。任何所需的初始层如抗划痕层、平面化层、导电层等可以由覆层、淀积或其他方法设置于半导体基片上。最好设有聚合物光滑层以为后继的其余层提供平滑的基底，它可以通过淀积一层聚合物例如含丙烯酸酯的聚合物到半导体基片或前一层之上而形成。此聚合物层可以于真空中淀积成或应用大气下的处理方法如旋涂和/或喷涂。最好是先淀积含丙烯酸酯的单体、低聚物或树脂，然后于原位聚合成聚合物层。这里所用的含丙烯酸酯单体、低聚物或树脂一词包括含丙烯酸酯的单体、低聚物与树脂，含甲基丙烯酸酯的单体、低聚物或树脂以及它们的组合。
然后将第一阻挡叠层件置于半导体基片之上。此第一与第二阻挡叠层件包括至少一层阻挡层和至少一层聚合物层。阻挡叠层件最好由真空淀积形成。阻挡层可以真空淀积到聚合物光滑层、半导体基片或先前的层上。然后将聚合物层淀积到阻挡层上，此时最好于真空室中通过闪蒸含丙烯酸酯的单体、低聚物或树脂，缩合于阻挡层上，并原位聚合。这里通过引用结合进来的美国专利No.5440446与5725909描述了淀积薄膜与阻挡叠层件的方法。
真空淀积方法包括在真空下闪蒸含丙烯酸酯的单体、低聚物或树脂而于原位聚合；含丙烯酸酯单体、低聚物或树脂的等离子淀积与聚合；以及阻挡层经溅射的真空淀积；化学汽相淀积；等离子增强的化学汽相淀积、蒸发、升华；电子回旋谐振-等离子增强汽相淀积(ECR-PECVD)与它们的组合形成。
为了保护阻挡层的整体性，应在淀积之后和下游处理之前避免于已淀积的层中形成缺陷和/或微裂纹。最好这样地来制造密封的微电子器件，使得阻挡层不直接为任何设备例如卷状覆层系统中的辊接触，以避免由于滚轮或辊上磨擦可能造成的缺陷。为此可以将淀积系统设计成使得阻挡层在接触或碰触任何处理设备之前常为聚合物层覆盖。
然后将另一微电子器件置于第一阻挡层之上。此微电子器件可以通过淀积、扩散、离子注入或叠层方法设置于半导体基片上。淀积可以是真空淀积方法。叠层法可以用粘合剂(如胶等)、焊料、超声焊、加压或加热，将微电子器件密接到半导体基片上。
此时将第二阻挡叠层件置于半导体器件上将其封装。此第二阻挡叠层件是淀积或层叠到微电子器件上的。
第一与第二阻挡叠层件中的阻挡层可以用任何阻挡材料，这些阻挡层可以用相同的或不同的材料来制作。此外，在阻挡叠层件中可以采用相同的或不同的材料的多个阻挡层。
取决于微电子器件的设计与应用，上述阻挡层可以是透明的或不透明的。理想的透明阻挡材料包括但不限于金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、金属硼氧化物以及它们的组合。金属氧化物最好选自氧化硅、氧化铝、氧化钛、氧化铟、氧化锡、氧化铟锡、氧化钽、氧化锆、氧化铌以及它们的组合。金属氮化物最好选自氮化铝、氮化硅、氮化硼以及它们的组合。金属氮氧化物最好选自铝的氮氧化物、硅的氮氧化物、硼的氮氧化物以及它们的组合。
取决于微电子器件的设计，不透明的阻挡层可以用于某些阻挡叠层件中。不透明阻挡材料包括但不限于金属、陶瓷、聚合物或金属陶瓷。不透明的金属陶瓷例包括但不限于氮化锆、氮化钛、氮化铪、氮化钽、氮化铌、二硅化钨、二硼化钛以及二硼化锆。
第一与第二阻挡叠层件的聚合物层最好是含丙烯酸酯的单体、低聚物或树脂。这种聚合物层在第一与第二阻挡叠层件中可以相同或不相同。
由于此封装/阻挡叠层件可以是具有不同介电常数、不同折射率和不同消光系数的透明层，就可利用这些层中的光学干涉给此覆层增加功能性。通过调节各层厚度，可将此覆层设计成能起抗反射、带通、陷波滤波器、分光与高反射作用，这样便能控制进出微电子器件的光强与波长。这些特点可以用于光传感器件如有机发光器件、微激光器、发光聚合物与发光二极管。
在最佳实施形式中，此阻挡叠层件包括一层聚合物层和两层阻挡层。这两层阻挡层可以由相同的或不同的阻挡材料形成。此实施例中各阻挡层的厚度约为单层式阻挡层厚度之半或约100-150。但对此厚度并无限制。
当这些阻挡层是由相同材料制成的，它们可以用两个源顺序地淀积或可以由同一的源作两遍淀积。若是采用两个淀积源，各个源的淀积条件可能不同，这会导致微结构的差别与尺寸缺陷。可以采用任何类型的淀积源。不同类型的淀积工艺如磁控管溅射和电子束蒸发都可用来淀积这两层阻挡层。
这两层阻挡层的微结构由于不同的淀积源/参数的结果会失配，甚至会有不同的晶体结构。例如Al2O3会存在于具有不同晶体取向的晶相(α相、γ相)中。这种失配的微结构有助于分隔相邻阻挡层中的缺陷，增长气体与水蒸汽渗透的弯曲路径。
当此两阻挡层是用不同材料制作时，需用两个淀积源。为此可以有种种技术供采用。例如这些材料是用溅射法淀积时，就可用不同组成的溅射靶来制取不同组成的薄膜，或者也可用组成相同的两个溅射靶组成而采用不同的反应气体。还可以采用两种不同类型的淀积源。在这种布置方式下，这两层的晶格由于两种材料有不同的微结构和不同的晶格参数将愈益失配。
在PET基片上用单程、转动-转动方式真空淀积上三层组合体，即PET基片/聚合物层/阻挡层/聚合物层时，与PET上只有单层氧化物层的情形相比，可以使氧与水蒸汽渗透率降低5个数量级，参看J.D.Affinity，M.E.Gross，C.A.Coronado，G.L.Graff，ENGreen-well，and P.M.Mertin，Polymer-Oxide Transparent BarrierLayers Produced Using PAL Process，39thAnnual TechnicalConferenee Proceedings of the Society of Vacuum Caters，VacuumWeb Coating Session，1996，pages 392-397；J.D.Affinito，S.Eufinger，M.E.Gross，G.L.Graff，and P.M.Martin，PAL/Oxide/PAL Barrier Layer Performance Differeces ArisingFrom Use of UV or Electron Beam Polymerization of the PALLayers，Thin Solid Films，Vol.308，1997，pages 19-25。虽然，事实上在没有阻挡层(氧化物、金属、氮化物、氮氧化物)条件下仅仅对聚合物多层(PAL)结构渗透率的影响几乎没有从事过测量，但确信由于以下两种因素改进了阻挡性质。首先发现在转动-转动涂覆的只有氧化物的层中的渗透率，由于此氧化物层在淀积过程所引起的以及当已涂覆的基片卷绕到惰轮/转轮系统上时所产生的缺陷而限制了它的传导能力。下面基片中的表面糙度(高的光点)被复制到已淀积的无机阻挡层中。这些特点受到卷形件处理/卷绕中机械损伤的影响而会在已淀积的膜中形成缺陷。这些缺陷严重地限制了这些覆层的最终阻挡性能。在此单程的聚合物/阻挡层/聚合物工艺中，此第一丙烯酸层使基片平面化，为后继淀积无机阻挡薄膜提供了理想的表面。此第二聚合物层提供了结实的“保护”膜，使对阻挡层的损伤减至最少，也同样将这种结构平面化以用于后继淀积阻挡层(或微电子器件)。这些中间的聚合物层还分隔开相邻无机阻挡层中存在的缺陷，而给气体扩散形成了弯蜒曲折的路径。
本发明中所用阻挡叠层件的渗透率在表1中示出。在聚合基片如PET上的本发明的阻挡叠层件，经测量其氧透过率(OTR)与水蒸汽透过率(WVTR)都颇低于渗透测量用当前工业级的仪器(Mocon OxTran2/20L与Permatran)测定极限。表1示明了几个在7mil PET上的阻挡叠层件由Mocon(Minneapolis，MN)所测的OTR与WVTR值(分别据ASTM F1927-98和ASTM 1249-90测量)，同时示明了其他材料的几个报导值。
表1
(*)38℃，90％RH，100％O2(+)38℃，100％RH1-P.F.Carcia，46thInternationai Symposium of the American Vacuum Society，Oct.19992-Langowski，H.C.，39thAnnual Technical Conference Proceedings，SVC，pp.398-401(1996)3-技术数据表如表1中的数据所示，本发明的阻挡叠层件所提供的氧与水蒸汽的渗透率要比PET镀铝、氧化硅或氧化铝优几个数量级。这种阻挡叠层件能极其有效地阻止氧与水渗透到下面的部件，显著地优于市场上的其他阻挡覆层。本发明的阻挡叠层件具有的氧透过率或渗透率在23℃和0％相对湿度下小于0.005cc/m2/日，在38℃和90％相对湿度下小于0.005cc/m2/日，而其所具有的水蒸汽透过率或渗透率在38℃于100％相对湿度下小于0.005g/m2/日。阻挡叠层件的实际透过率则比上述值小，但不能用已有的设备测出。
半透体的钝化与挠性和刚性的半导体基片相适应。这种阻挡叠层件可以由分批作业、联机作业或成套设备淀积到淀积于挠性基片如金属箔或聚合物卷形件上的薄膜晶体管上。这种封装/阻挡叠层件的淀积工艺可与集成电路制造工艺相适应，不会损伤灵敏度高的微电路系统和有源器件。阻挡层叠层件可以淀积于不均匀表面上并且能有效地封装和平面化表面特征。
由于这种优选方法涉及到闪蒸单体与磁控管溅射，淀积温度在100℃以下，远低于CVD覆层法所需的300-800℃的温度，因而可使覆层中的应力最小。因为温度低，这种方法便不会使热敏元件损伤或变劣。多层覆层可以在高淀积速率下淀积。不需应用严苛的气体或化合物，同时这种方法可按比例扩大用于大型基片与宽的卷形件。这种覆层的性质可以通过控制层数、材料和层设计使之适应于应用。
本发明的封装方法改进了半导体基片上微电子器件的封装。除改进了阻挡性质外，还改进了抗化合制品、抗热与抗震性质、机械稳定性与覆层质量。结果显著延长了封装的微电子器件的寿命。
这样，本发明便为微电子器件的气密密封提供了所需的具有优异阻挡性质与其他性质的阻挡叠层件。
上面为阐释本发明示出了几个有代表性的实施例及其细节，但显然，本领域技术人员在不背离由后附权利要求书所规定的本发明范围时，可以对这里所公开的组成与方法作出各种改变的。
权利要求
1.一种封装的微电子器件，包括半导体基片；与该半导体基片相邻的微电子器件；以及包括至少一第一阻挡层与至少一第一聚合物层的至少一第一阻挡叠层件，该至少一第一阻挡叠层件与该微电子器件相邻，其中该至少一第一阻挡叠层件封装所述微电子器件。
2.如权利要求1所述封装的微电子器件，还包括位于此半导体基片与微电子器件间的至少一第二阻挡叠层件，所述至少一第二阻挡叠层件包括至少一第二阻挡层和至少一聚合物层。
3.如权利要求1所述封装的微电子器件，其中所述至少一第一阻挡层基本上是透明的。
4.如权利要求2所述封装的微电子器件，其中此至少一第二阻挡层基本上是透明的。
5.如权利要求1所述封装的微电子器件，其中所述至少一第一阻挡层中至少之一包括的材料选自金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、金属硼氧化物以及它们的组合。
6.如权利要求5所述封装的微电子器件，其中所述金属氧化物选自氧化硅、氧化铝、氧化钛、氧化铟、氧化锡、氧化铟锡、氧化钽、氧化锆、氧化铌以及它们的组合。
7.如权利要求5所述封装的微电子器件，其中所述金属氮化物选自氮化铝、氮化硅、氮化硼以及它们的组合。
8.如权利要求5所述封装的微电子器件，其中所述金属氮氧化物选自氮氧化铝、氮氧化硅、氮氧化硼以及它们的组合。
9.如权利要求1所述封装的微电子器件，其中所述至少一第一阻挡层基本上是不透明的。
10.如权利要求2所述封装的微电子器件，其中所述至少一第二阻挡层基本上是不透明的。
11.如权利要求1所述封装的微电子器件，其中所述至少一第一阻挡层中至少之一是选自不透明金属、不透明聚合物、不透明陶瓷与不透明金属陶瓷。
12.如权利要求2所述封装的微电子器件，其中所述至少一第二阻挡层中至少之一是选自不透明金属、不透明聚合物、不透明陶瓷与不透明金属陶瓷。
13.如权利要求1所述封装的微电子器件，其中所述半导体基片包括挠性半导体基片材料。
14.如权利要求1所述封装的微电子器件，其中所述半导体基片包括刚性半导体基片材料。
15.如权利要求1所述封装的微电子器件，其中所述至少一第一聚合物层中至少之一包括含丙烯酸酯的聚合物。
16.如权利要求2所述封装的微电子器件，其中所述至少一第二聚合物层中至少之一包括含丙烯酸酯的聚合物。
17.如权利要求1所述封装的微电子器件，其中所述微电子器件选自集成电路、电荷耦合器件、发光二极管、发光聚合物、有机发光器件、金属传感器片、微盘激光器、电致变色器件、光致变色器件、微机电系统与太阳能电池。
18.如权利要求1所述封装的微电子器件，还包括与半导体基片相邻的聚合物光滑化层。
19.如权利要求1所述封装的微电子器件，还包括与半导体基片相邻的抗划痕层。
20.如权利要求1所述封装的微电子器件，还包括一抗反射覆层。
21.如权利要求1所述封装的微电子器件，还包括一抗指印覆层。
22.如权利要求1所述封装的微电子器件，还包括一抗静电覆层。
23.如权利要求1所述封装的微电子器件，其中所述至少一第一阻挡层包括两个阻挡层。
24.如权利要求23所述封装的微电子器件，其中所述两个阻挡层是由相同阻挡材料制成。
25.如权利要求24所述封装的微电子器件，其中所述两个阻挡层是由不同阻挡材料制成。
26.如权利要求1所述封装的微电子器件，其中通过所述至少一第一阻挡叠层件的氧透过率，在23℃与0％相对湿度下小于0.005cc/m2/日，在38℃与90％相对湿度下小于0.005cc/m2/日。
27.如权利要求1所述封装的微电子器件，其中通过所述至少一第一阻挡叠层件的水蒸汽透过率在38℃与100％相对湿度下小于0.005gm/m2/日。
28.如权利要求1所述封装的微电子器件，还包括与半导体基片相邻位于微电子器件相对侧的塑料基片。
29.如权利要求28所述封装的微电子器件，还包括位于所述塑料基片与聚合物基片之间的至少一第三阻挡叠层件，该至少一第三阻挡叠层件包括至少一第三阻挡层和至少一第三聚合物层。
30.如权利要求1所述封装的微电子器件，还包括与所述至少一第一阻挡叠层件相邻的盖。
31.如权利要求1所述封装的微电子器件，其中所述微电子器件是嵌入所述半导体基片中。
32.一种封装的微电子器件，包括具有至少一第一阻挡层和至少一第一聚合物层的至少一第一阻挡叠层件；与该至少一第一阻挡叠层件相邻的微电子器件；以及具有至少一第二阻挡层和至少一第二聚合物层的至少一第二阻挡叠层件，其中所述至少一第一阻挡叠层件和至少一第二阻挡叠层件封装所述微电子器件。
33.如权利要求32所述封装的微电子器件，还包括与所述至少一第一阻挡件相邻位于所述微电子器件相对侧上的半导体基片。
34.一种制造封装的微电子器件的方法，包括提供其上具有微电子器件的半导体基片；以及将具有至少一第一阻挡层和至少一第一聚合物层的至少一第一阻挡叠层件置于此微电子器件上以封装该微电子器件。
35.如权利要求34所述的方法，其中将至少一第一阻挡叠层件置于微电子器件上的步骤包括将所述至少一第一阻挡叠层件淀积于所述微电子器件。
36.如权利要求35所述的方法，其中所述至少一第一阻挡叠层件是真空淀积的。
37.如权利要求35所述的方法，其中所述至少一第一阻挡叠层件是真空淀积的，而所述至少一第一聚合物层是淀积的。
38.如权利要求34所述的方法，其中所述将至少一第一阻挡叠层件置于微电子器件上的步骤包括将所述至少一第一阻挡层叠件层叠到所述微电子器件上。
39.如权利要求38所述的方法，其中所述至少一第一阻挡叠层件是用粘合剂进行层叠。
40.如权利要求38所述的方法，其中所述至少一第一阻挡叠层件是利用加热层叠的。
41.如权利要求34所述的方法，其中所述提供其上具有微电子器件的半导体基片的步骤包括提供半导体基片，以及将微电子器件设于该半导体基片之上。
42.如权利要求41所述的方法，其中所述提供其上具有微电子器件的半导体基片的步骤包括将所述微电子器件淀积于此半导体基片之上。
43.如权利要求42所述的方法，其中所述微电子器件是真空淀积的。
44.如权利要求41所述的方法，其中所述将微电子器件设于半导体基片之上的步骤包括将所述微电子器件层叠到半导体基片上。
45.如权利要求41所述的方法，其中所述将至少一第一阻挡叠层件置于微电子器件上的步骤包括利用扩散将所述至少一第一阻挡叠层件置于微电子器件之上。
46.如权利要求41所述的方法，其中所述将至少一第一阻挡叠层件置于微电子器件上的步骤包括利用离子注入将所述至少一第一阻挡叠层件置于微电子器件上。
47.如权利要求41所述的方法，还包括将具有至少一第二阻挡层和至少一第二聚合物层的第二阻挡叠层件先于所述微电子器件设置于所述半导体基片之上。
48.如权利要求47所述的方法，其中所述将至少一第二阻挡叠层体置于半导体基片上的步骤包括将所述至少一第二阻挡叠层件淀积到半导体基片上。
49.如权利要求48所述的方法，其中所述至少一第二阻挡叠层件是真空淀积的。
50.如权利要求49所述的方法，其中所述至少一第二阻挡叠层件是真空淀积的，而此至少一第二聚合物层是淀积的。
51.如权利要求34所述的方法，还包括将一盖置于所述至少一第一阻挡叠层件上。
52.如权利要求34所述的方法，其中所述至少一第一阻挡层包括两个阻挡层。
53.如权利要求52所述的方法，其中所述两个阻挡层是利用相同的淀积源淀积的。
54.如权利要求52所述的方法，其中所述两个阻挡层是利用不同淀积源淀积的。
55.如权利要求52所述的方法，其中所述两个阻挡层是真空淀积的。
56.如权利要求52所述的方法，其中所述两个阻挡层是用相同阻挡材料制成的。
57.如权利要求52所述的方法，其中所述两个阻挡层是用不同阻挡材料制成的。
58.如权利要求47所述的方法，其中所述至少一第二阻挡层包括两个阻挡层。
59.如权利要求34所述的方法，还包括将半导体基片置于聚合物基片上。
60.如权利要求59所述的方法，其中还包括在设置所述半导体基片之前将至少一第三阻挡叠层件置于所述聚合物基片之上，该至少一第三阻挡叠层件包括至少一第三阻挡层和至少一第三聚合物层。
61.如权利要求41所述的方法，其中所述将微电子器件置于半导体基片上的步骤包括将微电子器件嵌入所述半导体基片。
62.如权利要求61所述的方法，其中所述微电子器件是通过扩散嵌入半导体基片。
63.如权利要求61所述的方法，其中所述微电子器件是通过离子注入嵌入所述半导体基片。
全文摘要
一种封装的微电子器件。该器件包括半导体基片、与半导体基片相邻的微电子器件以及与微电子器件相邻的至少一第一阻挡叠层件。该阻挡叠层件封装微电子器件，其包括至少一第一阻挡层和至少一聚合物层。所述封装的微电子器件可有选择地包括位于半导体基片与微电子器件之间的至少一第二阻挡层。所述第二阻挡层包括至少一第二阻挡层与至少一第二聚合物层。还公开了用于制造封装的微电子器件的方法。
文档编号H01M2/08GK1429412SQ01809531
公开日2003年7月9日 申请日期2001年3月1日 优先权日2000年5月15日
发明者G·L·格拉夫, P·M·马丁, M·E·格罗斯, M·K·施, M·G·哈尔, E·S·马斯特 申请人:巴特勒记忆研究所