利用铜扩散阻挡结构的高多孔低k电介质膜的结构加强的制作方法

专利名称：利用铜扩散阻挡结构的高多孔低k电介质膜的结构加强的制作方法
技术领域：
本发明通常涉及集成电路和其制造方法，特别是，涉及具有低的介电常数的绝缘层的集成电路。
背景技术：
半导体制造技术的进步导致了具有多层互连的集成电路的发展。在这样的集成电路中，在一个互连层上的图形化的导电材料通过例如二氧化硅材料的膜电绝缘于另一个互连层上的图形化的导电材料。
无论导电材料是在单层上还是在多层上，具有通过绝缘材料分隔开的图形化的导电材料的结果是产生了不需要的电容器。由微电子器件上的绝缘材料分隔开的图形化的导电材料，或更简单的说，互连之间的寄生电容会产生例如RC延迟、不必要的功率损耗、和众知的串扰电容性耦合信号的效应。
一种减少互连之间不希望的电容的方法是增加互连之间的距离。增加互连线之间的间隔会有不利结果，例如，增加面积需求和相应的制造成本的增加。另一种减少互连之间不希望的电容的方法是使用具有较低介电常数的绝缘材料。
因此，需要一种提供图形化的导体之间低的寄生电容的结构，和制造这种结构的方法。

发明内容
本发明是形成在集成电路的高多孔电介质层中使用的铜扩散阻挡层的加强结构的工艺。根据本发明，该工艺包括在衬底上形成非导电铜扩散阻挡，然后对该阻挡进行构图以形成加强结构。接着在该加强结构上形成高多孔电介质层，随后对该电介质层抛光，使得它的顶表面与加强结构的顶表面齐平。


图1是经部分处理的衬底的示意剖面图，示出了根据现有技术方法的在具有第一和第二层的复合层间电介质中形成的双镶嵌开口。
图2是经部分处理的衬底的示意剖面图，示出了根据现有技术方法的在具有第一、第二和第三层的复合层间电介质中形成的双镶嵌开口。
图3是经部分处理的衬底的示意剖面图，示出了根据现有技术方法的在具有第一、第二、第三、第四和第五层的复合层间电介质中形成的双镶嵌开口。
图4是经部分处理的衬底的示意剖面图，该衬底具有第一互连层和位于第一互连层上的厚的铜扩散阻挡层。
图5是在对厚的铜扩散阻挡进行构图之后形成多个加强结构，这个例子中的柱，结合薄的铜扩散阻挡的图4结构的示意剖面图。
图6是根据本发明的示例性的可选加强结构的示意顶视图。
图7是在加强结构上和周围已形成低-k电介质层之后的图5结构的示意剖面图。
图8是对低-k电介质层平面化之后的图7结构的示意剖面图。
图9是已在低-k电介质层中刻蚀出槽和通孔开口(即，双镶嵌)的图8的结构的示意剖面图，并且通孔开口延伸穿过铜扩散阻挡的薄的部分。
图10是双镶嵌已经有了在其中形成的铜扩散阻挡，其上已电镀铜金属，和去掉过多的铜之后的图9的结构的示意剖面图。
图11是说明根据本发明的一种工艺的流程图。
图12是说明根据本发明的另一种工艺的流程图。
具体实施例方式
下面将要描述机械加强的层间电介质结构和制造这样的结构的方法。这种机械加强的层间电介质结构用于，至少是具有高多孔低-k层间电介质的集成电路。在下面的描述中，涉及多个具体细节以便理解本发明。然而，对于本领域的技术人员和从本发明公开的内容受益的人员都应该明白，本发明还可以利用不同于这里具体描述的设备、组成和工艺来实现。
这里涉及的“一个实施例”、“实施例”或是相似的表达意味着结合该实施例描述的具体的特征、结构或特性是被包括在本发明的至少一个实施例中。因此，这里出现的词语或表述不必全都涉及同一实施例。而且，在一个或多个实施例中，可以以任何适当的方式组合各种具体特征、结构或特性。
术语技术名词芯片、集成电路、单片电路器件、半导体器件和微电子器件在本领域中通常是互换使用的。本发明可以应用于上述的全部，正如它们在本领域中通常被理解的那样。
技术名词金属线、互连线、线迹(trace)、布线、导体、信号路径和传送信号的介质都是相关的。上面列出的相关技术名词通常是可互换的，显然，顺序是从具体到一般。在本领域中，金属线有时指线迹、布线、线、互连或仅是金属。金属线，通常是铝(Al)、铜(Cu)、或是Al和Cu的合金，是提供用于连接或互连、电路的信号路径的导体。在微电子器件中除去金属外的导体也是可用的。例如掺杂的多晶硅、掺杂的单晶硅(常简单的指扩散，而不管这种掺杂究竟是通过热扩散得到还是通过离子注入得到)、钛(Ti)、钼(Mo)、钴(Co)、镍(Ni)、钨(W)和耐熔金属硅化物的材料都是其它导体的例子。
技术名词接触和通孔，这两个都是指用于电连接不同互连层的导体的结构。这两个技术名词在本领域中有时用作其中将完成的所述结构的绝缘体中的开口和所完成的结构本身。处于公示的目的，接触和通孔是指所完成的结构。
这里所用的凹陷是指材料，典型的金属镶嵌结构的金属，在金属镶嵌结构的抛光期间被去掉的量。凹陷类似于凹槽，其中它表示金属的过度抛光(即，过多金属的去掉)。然而，凹陷典型地产生抛物线或是凹入形状的金属表面，并且是由于当抛光垫弯曲成镶嵌结构时的机械的相互作用。凹陷需要测量厚度或距离，更具体的说，需要测量层间电介质的抛光后的表面和金属的抛光后的表面之间的距离。
这里使用的侵蚀，是指一层，典型的层间电介质在金属镶嵌结构的抛光期间被去掉的量。侵蚀需要测量厚度或是距离，更具体的说，测量在该层的原始表面和该层抛光后的表面之间的距离。侵蚀通常是过度抛光的不希望的结果。
低介电常数材料的表述是指具有比二氧化硅低的介电常数的材料。例如，有机聚合物，无定形的氟化碳，纳米泡沫材料(nanofoam)，基于硅的包含有机聚合物的绝缘体，硅的掺碳氧化物，和掺氟的硅氧化物都有低于二氧化硅的介电常数。
字母k常用来指介电常数。类似的，技术名词高-k和低-k在本领域分别指高介电常数和低介电常数。高和低都是相对于SiO2的介电常数而言。
本领域使用的技术名词层内电介质应理解成是指在一个给定互连层上的互连线之间布置的电介质材料。也就是，是在相邻的互连线之间的层内电介质，而不是垂直在互连线的上方或下方的层内电介质。
这里使用的术语垂直意思是指基本垂直衬底的表面。
具有期望的电特性的高多孔、低-k电介质材料提供有机械加强结构以便提供用于承受随后出现的实际上需要的处理操作的额外强度。这样的处理操作包括但不局限于在镶嵌金属化处理中所遇到的处理操作。这些低-k电介质材料通常用于集成电路中以形成层间电介质层(ILD)。
由互连线发现的寄生电容是与另一个导体的距离和其间的材料的介电常数的函数。然而，增加互连线之间的间隔也会增加集成电路的物理尺寸以及由此的成本。这样，为了制造具有在互连线之间低的寄生电容的集成电路，希望使用具有低的介电常数的绝缘体来使导体之间彼此电隔离。
一种减少寄生电容的负面影响(例如，RC互连延迟)的方法是，如上所述，在更高级的微电子产品中(例如，集成电路)使用低-k材料作为绝缘体。为了获得低的介电常数，制造商可使用本身就具有低的介电常数的材料，和/或制造商可把孔隙率引入到材料中。不幸的是，由于增加了膜的空隙度，此也称为孔隙率，该材料的热机械特性就有可能退化。
在Cu镶嵌互连结构中的高多孔ILD膜或层的工艺集成是一种高要求的挑战。例如，在镶嵌金属化工艺中使用化学机械抛光(CMP)以去掉过多的Cu可以引起导致下面的ILD层的分层或开裂的机械故障。控制Cu线的侵蚀和凹陷将很大程度确定施加给较弱的ILD材料的剪应变的量。类似的，封装也易使互连层受到严重的剪切力和法向力。已经对工作区作出了设计，改善与由Cu的CMP引发的应力相关的多孔ILD层的强度。一个例子，工作区将在沟槽层处引入“虚拟的(dummy)”金属特征以改善CMP的均匀性(即，通过在密的和疏的线特征之间发生均匀清洗来减少过抛光)。由于限制了产生多余孔作为散热器以控制金属的自热，在通孔层处包括所谓“虚拟化(dummification)”特征是更具有挑战性的任务。
根据本发明，高多孔材料可以被集成Cu镶嵌互连结构中。在本发明的一个实施例中，一道工艺包括柱(post)的形成(或者称为柱状物(pillar))。这些柱穿过高多孔ILD材料延伸到与通孔和金属层都从其穿过延伸的相同的程度。这就给ILD堆层提供了机械加强。这些柱也可以作为改善散热的热导管来工作。然而，因为这些柱典型地具有高于多孔低-k电介质的介电常数的介电常数，因此电容效应的权衡取决于柱的位置和柱的材料成分。
可以通过几种已知方法来获得中孔(mesoporous)的(纳米孔隙(nanoporous))低-k材料的生成。例如，这样的多孔膜被设计成有开口孔或闭口孔的结构的气凝胶/干凝胶(通过溶胶-凝胶模板工艺，CVD等)。在这种膜中，孔隙半径和空隙度通过前体(precursor)和调节技术的选择来调整。因为当孔隙率提高时膜的机械强度趋于降低，所以已经研究出例如电子束或是紫外线大片曝光的处理技术用来提高膜的机械强度(例如，硬度/模量，或断裂韧度)。然而，这些处理通过提高膜密度或低-k材料中的交联程度可以降低膜的介电常数(即，增大介电常数)。另外，具有高多孔的膜可能甚至对由这些工艺产生的充分的膜加固不敏感。
图1-3示出了用于在镶嵌工艺中形成的互连线之间提供低-k绝缘材料的有疑问的方法。图1示出了硅的掺碳氧化物(CDO)，在具有低于二氧化硅的介电常数时，它不提供与各种聚合物电介质和高多孔介电材料所提供的相同的改善水平。关于图2和3，整个电介质层是由旋涂聚合物，或例如高多孔材料的其它类型的低-k电介质组成，剩余的电介质层是由可选介电材料的再多一个相对薄的层组成。在图2和图3分别所示的结构中，存在对例如在各种集成电路制造工艺中可能遇到的横向剪切力的有限抵抗力。
在本发明的一个示例性的实施例中，氮化硅柱被用于提供相对较弱的、高多孔介电材料的机械加强，该材料组成整个ILD。更具体的说，这些柱提供必要的机械强度以承受由化学机械抛光产生的应力。应当注意，柱的成分并不局限于氮化硅，还可以是但不局限于SiOC，SiC和a-CN:H的其它合适的材料。
参考图4，所示的经部分处理的晶片的剖面图包括包含各种电路元件的部分衬底101，布置在衬底101上且具有基于铜的互连线的第一电介质层102，该互连线包括铜扩散阻挡104以及布置其中的铜或铜合金内部106，和在第一电介质层102和基于铜的互连线上布置的厚的铜扩散阻挡层108。图4并没有示出其中形成有例如晶体管的各种电路元件的部分衬底101的细节。本领域的技术人员及由本公开内容受益的人员将会理解，这种电路元件的形成是众所周知的，它们的形成和结构将不做进一步的描述。第一电介质层102典型是由以下材料形成，但不局限于此掺氟的硅氧化物，硅的掺碳氧化物，或其它优选有低于二氧化硅的介电常数的合适的电绝缘材料。第一电介质层102可以在ILD层上形成，ILD层中填充沟槽和通孔的金属已经是提前形成。
还参考图4，厚的铜扩散阻挡层108可以被用来基本减少或是阻止铜原子从下面的铜或铜合金互连106扩散进入尚待形成的位于互连106上的电介质层。这种材料也可以用作在通孔开口形成中使用的刻蚀停止层。因为这种材料可用于这些目的之一或全部，这里通常是称为铜扩散阻挡或刻蚀停止层。应该理解，这些功能之一或全部是可以由该层获得。铜扩散阻挡或刻蚀停止层108优选的是非导电材料，即，电绝缘体。
参考图5，示出了在对厚的铜扩散阻挡或刻蚀停止层108进行构图以形成加强结构110之后的图4结构。在这个所示的实施例中，将加强结构110配置成柱。这些柱也可选择地被称为柱状物。尽管在所示的实施例中是作为柱示出的，但也可以构图成其它各种结构，包括但不限制于例如墙或十字形的结构，如图6的顶视图所示。对包括厚的铜扩散阻挡或刻蚀停止层108的材料进行构图的方法在本领域是众所周知的，可以包括常规的操作形成光致抗蚀剂层，对该光致抗蚀剂层曝光和显影，以及刻蚀铜扩散阻挡或刻蚀停止层108的暴露部分以形成柱110。如图5所示，柱110具有显示各向异性刻蚀的垂直侧壁。然而，本发明并不局限于利用各向异性刻蚀形成柱110，或是其它加强结构。机械加强结构也可以通过各向同性刻蚀或是结合各向异性刻蚀和各向同性刻蚀操作来形成。本领域的技术人员都明白各向同性刻蚀化学处理会产生具有锥形即倾斜侧壁的加强结构。柱110的位置的选择至少部分取决于在该互连层上将形成互连线和通孔的位置。也就是说，选择柱110的位置使得对互连线和通孔的形成没有干扰。另外，根据以下选择柱110的位置就可能与柱的加强功能相一致的方面而言，柱要跟互连线隔开，因为柱的介电常数高于将要形成整个层内电介质的低-k电介质材料的介电常数。
参考图6，示出了根据本发明的几个可选加强结构。柱110的顶视图示出了顶表面110a。顶表面602对应于墙、或是类似栅栏的结构。顶表面604对应于复杂多边形形状的加强结构。顶表面606对应于圆柱形的柱。顶表面608对应于加强结构的再一个可选实施例。很明显，本领域的技术人员和由本公开内容受益的人员可知，本发明的加强结构并不局限于任何特殊的形状。
参考图7，可以看出，形成柱110之后，在柱110上和周围形成一层低-k电介质材料112。在所示的例子中，低-k电介质材料112是多孔膜，例如中孔的SiO2，或聚合物，并且具有1.2-2.8范围的介电常数。可以通过化学气相淀积(CVD)或者旋涂技术淀积材料来形成低-k电介质材料112。低-k电介质材料112是高多孔材料并且没有现有技术二氧化硅电介质层那么大的机械强度。
图8示出了在完成化学机械抛光以便产生低-k电介质材料112的平面化的表面之后的图7的结构。典型的，低-k电介质材料112的抛光后高度基本等于柱110的高度。换句话说，层112的抛光后顶表面是个平面，此平面等于柱110顶表面的平面或是在柱110顶表面的平面的制造公差之内。应该理解，因为包括柱的材料和包括周围的电介质层的材料之间的物理特性的不同，柱顶表面和电介质层的顶表面之间的垂直距离可以通过抛光工艺做某种程度上的调整，如果需要这样的话。
可选的，低-k电介质材料112可以经过老化或者固化处理来提高它的孔隙率。期望提高的孔隙率可以减少在集成电路制造中的电节点之间的寄生电容。柱110提供了机械强度和牢固性以承受在例如CMP的处理步骤期间所遭受的力。
图9示出了在低-k电介质材料112中刻蚀出沟槽开口114和通孔开口116之后的图8的结构。沟槽开口114和通孔开口116符合形成金属互连的镶嵌方法。包括无需任何实质插入处理操作而填充沟槽和通孔开口的金属化处理通常称为双镶嵌工艺。这些镶嵌沟槽和通孔开口的构图可以通过查找在此领域的文献而获得，这里就不再做详细描述了。
图10示出了在沟槽开口114和通孔开口116的表面上形成铜扩散阻挡204之后的图9的结构。一些导电和另一些非导电的各种铜扩散阻挡是已知的。在所示的实施例中，铜扩散阻挡204是由TiNSi形成。应该注意，也可以使用其它材料，包括但不限于TiN，TaN和Ta。铜籽晶层是在阻挡204上形成，淀积(即，电镀)铜206使得填充通孔开口116和沟槽114。通过化学机械抛光去掉过多的铜。
图11-12是示出根据本发明的过程的流程图。图11示出了形成其中嵌有机械加强结构的电介质层的方法。图12示出了在集成电路上形成互连的方法，包括形成其中具有加强结构的电介质层。
图11是一种方法，其中通过铜扩散阻挡或者刻蚀停止层在衬底上形成至少一个垂直取向的非导电加强结构(302)。柱或具有其它形状的加强结构可以由以下材料形成包括但不限于SiN，SiOC，SiC，和a-CN:H，只要这些材料提供了为随后形成的电介质层给出一定强度所需的机械加强，和只要这些材料提供了用于通孔开口刻蚀操作的铜扩散阻挡和/或刻蚀停止层的所期望的功能。如上所述，加强结构，其形状无论是柱形还是其它几何形状，都可以通过常规的光刻方法进行构图。随后，电介质层，典型的机械上弱的材料，例如但不限于高多孔材料，布置在加强结构之间(304)。可以通过包括但不限于化学气相淀积和旋涂技术淀积这种高多孔材料。在淀积之后，可以通过包括但不限于固化和老化的处理操作来提高这种材料的孔隙率。
图12示出了包括在金属导体和层内电介质上形成厚的铜扩散阻挡或者刻蚀停止层的工艺(402)。典型的通过在先前形成的Cu镶嵌互连层上形成铜扩散阻挡或者刻蚀停止层来实现这一点。如上所述，厚的铜扩散阻挡或者刻蚀停止层可以由以下材料形成包括但不限于SiN，SiOC，SiC，和a-CN:H，只要这些材料提供了为随后形成的电介质层给出一定强度所需的机械加强，和只要这些材料提供了用于通孔开口刻蚀操作的铜扩散阻挡和/或刻蚀停止层的所期望的功能。然后对厚的铜扩散阻挡或刻蚀停止层进行构图以便形成一个或多个加强结构和薄的铜扩散阻挡或刻蚀停止层(404)。可以使用常规的光刻技术来对厚的铜扩散阻挡或刻蚀停止层的加强结构进行构图。然后在加强结构的上面和周围以及铜扩散阻挡或刻蚀停止层的薄的部分上面形成低-k电介质层(406)。接着，典型的通过化学机械抛光使得低-k电介质层平面化，这样低-k电介质层的顶表面基本上与加强结构的顶表面齐平(408)。低-k电介质层典型的是由这样的材料形成它具有比形成铜扩散阻挡或刻蚀停止层的材料的介电常数小的介电常数。接着，根据已知的镶嵌金属化技术在低-k电介质层内形成镶嵌金属互连(410)。也就是说，沟槽，和在一些例子中的沟槽和通孔开口在低-k电介质材料内形成，并且在形成任何所期望的阻挡或籽晶层之后，例如铜或铜合金的金属被电镀在这些沟槽和通孔开口里。在通孔开口在低-k电介质层内形成的例子中，在隔离操作中，位于通孔开口下面的铜扩散阻挡或刻蚀停止层的薄部分被刻蚀以暴露下面的金属互连线。
小结本发明的实施例提供了对在集成电路上的低介电常数绝缘体的结构支撑和机械加强。根据本发明的一个方面的方法，通过提供加强部分将高多孔电介质材料集成在Cu镶嵌互连结构中，其中的加强部分是由和形成位于下层互连层的基于铜的互连线上面的铜扩散阻挡或刻蚀停止层的材料相同的材料组成。这些加强部分或结构经过通孔和金属层垂直上升，由此给机械上弱的电介质材料提供牢固性，其中的电介质材料典型具有低的介电常数。
本发明的一些实施例的一个优点在于，将机械上弱但有很低的介电常数的材料和机械较强但有较高的介电常数材料组合，获得具有有效的低的介电常数的绝缘体结构，此结构具有必要的机械强度以承受后面的处理操作，例如化学机械抛光。
本发明的一些实施例的另一个优点在于，这种加强结构和可能单独使用高多孔电介质材料相比，提供了更大程度的热传导。这样，这种加强结构有利于把热量从集成电路中的电路元件中传走，其中的电路元件如电阻器，二极管和晶体管。
本发明可以用所示实施例的各种变化和替代方案来执行。例如，本发明可以在包括除硅之外的其它材料的衬底上执行，其它材料例如砷化镓或蓝宝石。类似的，本发明可以用形成金属互连线的各种铜合金来执行。
本领域的技术人员都易于明白，在不脱离所附权利要求所示的本发明的原理和范围下可以进行细节上的各种其它变换，包括材料，部分布置和操作，它们为了说明本发明的特征已经进行了描述。
权利要求
1.一种工艺，包括在衬底上形成具有第一厚度的非导电的铜扩散阻挡层；对铜扩散阻挡层进行构图，形成多个隔开的柱，每一个柱具有一顶表面，并且铜扩散阻挡层在隔开的柱之间的间隔里具有第二非零厚度；在所述柱的上面以及邻近处形成电介质层，该电介质层具有顶表面；和去掉部分所述电介质层，使得所述电介质层的顶表面基本与所述柱的顶表面齐平。
2.根据权利要求1的工艺，其中所述衬底包括多个隔开的基于铜的互连线和在隔开的基于铜的互连线之间布置的电绝缘材料。
3.根据权利要求2的工艺，其中所述铜扩散阻挡层是从SiC，SiN，a-CN∶H和硅的掺碳氧化物组成的组中选出的材料。
4.根据权利要求2的工艺，还包括固化所述电介质层。
5.根据权利要求2的工艺，还包括老化所述电介质层。
6.根据权利要求2的工艺，还包括在所述电介质层中形成沟槽和通孔开口。
7.根据权利要求6的工艺，其中形成电介质层包括淀积硅的氧化物。
8.根据权利要求6的工艺，其中形成电介质层包括低-k材料的化学气相淀积。
9.根据权利要求6的工艺，其中形成电介质层包括旋涂低-k材料。
10.根据权利要求1的工艺，其中所述电介质层具有比铜扩散阻挡层的介电常数低的介电常数。
11.一种电介质结构，包括在衬底上布置的多个加强结构，所述加强结构包括非导电材料，该非导电材料用作对铜原子扩散通过那里的阻挡；和在柱周围布置的低-k电介质材料。
12.根据权利要求11的电介质结构，其中所述非导电材料包括从碳化硅，氮化硅和a-CN∶H组成的组中选出的材料。
13.根据权利要求11的电介质结构，其中所述加强结构是垂直取向的。
14.根据权利要求13的电介质结构，其中所述加强结构是如垂直取向的柱形状。
15.根据权利要求13的电介质结构，其中所述柱有矩形底部。
16.一种集成电路，包括一衬底，其中具有互连的电子元件；在所述衬底上布置的第一层，所述第一层是电绝缘体和铜扩散阻挡；在所述第一层上布置的至少一个垂直取向的加强结构，包括和第一层相同的材料，并且和该第一层邻接；和在所述第一层上布置的低-k电介质层，使得该低-k电介质层包围所述至少一个加强结构。
17.根据权利要求16的集成电路，其中所述低-k电介质层其中具有沟槽。
18.根据权利要求17的集成电路，还包括在所述沟槽中布置的金属。
19.根据权利要求18的集成电路，其中所述金属包括铜。
20.一种工艺，包括在晶片上淀积具有第一厚度的第一层；对所述第一层进行构图，使得多个加强结构从所述第一层的底部延伸，该底部具有小于第一厚度的第二厚度，并且所述每一结构都有一顶表面；在所述加强结构的上面和邻近处淀积多孔电介质材料，所述多孔电介质材料具有空隙度；对所述多孔电介质材料抛光，使得其顶表面基本上与所述结构的顶表面齐平；和处理所述多孔电介质材料使得空隙度提高。
21.根据权利要求20的工艺，其中所述多孔电介质材料具有比所述加强结构的介电常数低的介电常数。
全文摘要
高多孔低－k电介质材料被机械加强以能够在高级的集成电路中使用这些低－k材料作为层内和层间电介质，例如将高多孔材料并入Cu镶嵌互连的技术。体现这样的机械加强的电介质层的集成电路通常包括一个其中有互连的电子元件的衬底，在衬底上布置的铜扩散阻挡(108)或者刻蚀停止层，铜扩散阻挡或者刻蚀停止层被构图以提供多个电绝缘结构(110)，和在多个结构周围布置的低－k电介质层(112)。一种工艺，用于制作机械加强的、高多孔、低－k电介质层，通常包括在衬底上形成铜扩散阻挡或者刻蚀停止层，对铜扩散阻挡或者刻蚀停止层进行构图以形成多个结构，每一结构具有顶表面，在该结构上面和邻近处形成低－k电介质层，低－k电介质层具有顶表面，和对低－k电介质层抛光，使得它的顶表面基本与结构的顶表面齐平。该结构可以是矩形柱，或是其它几何复杂形状。该结构可以是相同的形状，或是各种形状的组合。
文档编号H01L21/316GK1537330SQ01820957
公开日2004年10月13日 申请日期2001年12月18日 优先权日2000年12月20日
发明者L·D·王, L D 王 申请人:英特尔公司