专利名称：自内存胞元铁电晶体管中读出及存入状态之方法及记忆矩阵的制作方法
技术领域：
本发明关于在一内存胞元之铁电晶体管读出及存入状态之方法及记忆矩阵。
该方法及该内存矩阵揭示于[1]。中揭示之内存为一有复数个胞元之矩阵，每一胞元有一铁电晶体管彼此连接成为一方矩阵型式。此外，该内存矩阵有一读出/储存控制装置，其可用来储存内存矩阵中内存胞元铁电晶体管之状态，或可用来读出内存胞元之对应铁电晶体管之目前状态。
根据在[1]中揭示之程序，如内存矩阵之内存胞元之铁电晶体管中之一状态被存入，擦拭或读取，一对应之读出/存入电压被加在对应字线及位线上。施加所需之读出/存入电压亦进一步影响铁电晶体管，因其位于内存矩阵及连接铁电晶体管，其状态预备存入或读出。以分式，可能发生内存矩阵之一铁电晶体管之状态之读出或存入之结果，内存矩阵之其它铁电晶体管之状态亦被错误的变更，意即无意的被变更。
如[1]中所述，Vpp/Vrr之读出/存入电压出现在铁电晶体管上，该铁电晶体管之状态欲被读出或存入。此情况下，大约±Vpp/2或±Vpp/3之干扰电压出现在与该铁电晶体管连接之邻近铁电晶体管上，对应之邻近铁电晶体管状态可能被该干扰电压错误的改变。
此问题范围将参考图2说明如下。
图2说明一图解200及铁电晶体管之闸极之铁电极化201轮廓，作为所加闸极电压Vgs202之函数。在图解200中，闸极电压202特定为电压([V])及铁电极化201特定为库伦/m2([C/m2])。
铁电极化201之轮廓作为闸极电压Vgs202之函数，由磁滞回路203所说明。自图2可知，一传统铁电晶体管具有二稳定极化状态，第一稳定极化状态204及第二稳定极化状态205。施加闸极电压Vgs中一变化之结果，特别是上述之”干扰电压”Vpp/2或Vpp/3之结果，该铁电晶体管之状态可能随磁滞回路203转移至电无法区分之极化状态，即转换为第一无法区分极化状态206及第二无法区分极化状态207。
因此以一简单方式可作电区别第一可区别极化状态204与第二可区别极化状态205，因此，二不同状态可以实现及由内存矩阵中铁电晶体管辨认出来，此种电可区别性在无法区分极化状态206，207情况下无法确保。
结果，由于此干扰电压之结果，在内存矩阵中邻近之其它铁电晶体管中储存状态可被改变或至少变为无法限定。换言之，在对应之邻近铁电晶体管中形成一极化状态，其无法可靠被读出，及在电上无法区别。
其它铁电晶体管及其制造方法见说明[2]。说明一铁电DRAM内存，每一内存胞元具有一铁电场效晶体管作为其各别内存组件。此外，铁电DRAM内存包含一读取及更新电路耦合至内存胞元，其作为读取储存在各内存胞元中之资料，其方法为侦测铁电场效晶体管之源极/汲极传导率，及供更新储存在铁电场效晶体管中之资料。
结果，本发明系根据自铁电电体读出一状态，或储存在内存胞元之铁电晶体管中之状态之问题，该内存胞元与其它铁电晶体管安排在具有复数各其它内存胞元之一内存矩阵中，其目的在避免一种情事，其中在内存矩阵之其它内存胞元中之其它铁电内存，由于一铁电晶体管之读出或存入之结果，被转移为无法区别极性状态。
此一问题可由自或在一内存胞元之铁电电晶读出或存入一状态之方法，及具有本发明独立申请专利项目特性之方式解决。
在自一内存胞元之铁电晶体管读出或存入一状态之方法中，该内存胞元系安排在具有复数个其它内存胞元及其它铁电晶体管之内存矩阵中，该状态自铁电晶体管读出或储存在铁电晶体管中。至少一其它铁电晶体管在读出或存储一状态期间被驱动，以便其它铁电晶体管在其空乏区作业。
一内存矩阵具有复数个内存胞元彼此连接，至少某些内存胞元具有至少一铁电晶体管。此外，在内存矩阵中备有一读出/存入控制装置，该装置控制自或在内存矩阵之内存胞元之铁电晶体管读出或存入一状态。该读出/存入控制装置之设定可使该状态可自铁电晶体管读出，或存入该铁电晶体管。该读出/存入控制装置进一步设定，俾使至少一在内存矩阵中其它铁电晶体管在读出或存入该状态期间被驱动，俾该其它铁电晶体管在其空乏区操作。
本发明可被看出一事实，认为便于程序一内存胞元之铁电晶体管，该晶体管必须置于反向区。但一相邻内存胞元之相邻铁电晶体管不能被无意中程序化，因此可确保其未被置于其反向区。根据本发明，此可确保内存矩阵中至少一其它铁电晶体管或内存矩阵中所有其它铁电晶体管，在自一铁电晶体管中读出或存入一状态时均操作于其各别空乏区。
与习知技艺比较，本发明初次使其可能，及在内存矩阵中铁电晶体管之程序化计划不限制其它铁电晶体管之闸极电压(亦称为闸极基板电压)为Vpp/2或Vpp/3，如[1]之程序化计划必须如此。
结果，与[1]所述之程序相反，在内存矩阵中另一铁电晶体管中闸极基板电位可保持恒定。
因此，根据本发明，整个闸极基板材料不必受到反向电荷，因此在程序化所需之电荷及程序化内存矩阵中铁电晶体管之时间上均大幅降低。
因此，根据本发明可清楚认定来自铁电晶体管制造之内存之干扰行为大幅受到闸极-源极电压适当选择之影响，该电压在自或在一铁电晶体管读出或存入一状态期间亦加在其它铁电晶体管上。
本发明之较佳实施例可自附属申请专利范围出现。
以下之构造说明系关于读出/存入控制装置之方法及构型，在该情况下，根据对应发展，读出/存入控制装置在每一案例下设定之方式可使对应之发展可以实现。
读出/存入控制装置之对应构型可由一计算机程序实现，该程序备于读出/存入控制装置之内存中，并由一以硬件或软件型式之处理器以电子特定电路加以执行。
在本发明一较佳构型中，该状态自该铁电晶体管读出或存入其中系由于一读出/存入电压被加在铁电晶体管之闸极电极上，以供读出或存入该状态之目的。
复数个晶体管，特别是复数个铁电晶体管可用于内存矩阵之内存胞元中。
尽管一根据特殊方法制造之铁电晶体管用在另一范例实施例中，一任意其它铁电晶体管亦可用于本发明范围内之另一实施例中。
因此，特别可以使用不同材料作为铁电晶体管之介电中间层(其厚度约在3nm及25nm之间)，该材料包含氧化铈CeO2，氧化HfO2，三氧化镨Pr2O3，氧化锆ZrO2，氧化钛TiO2，氧化钽TaO2，三氧化二铝A12O3。
举例说明，BMF(BaMgF4)，PzT(PbZr)TiO3)或SBT(SrBi2Ta2O9)可用作铁电层。该铁电层厚度约在30nm及300nm之间。
此外，本发明亦可用在P-沟道铁电晶体管，尽管本发明清楚说明利用n-沟道铁电晶体管于一范例实施例中。此情况下，仅需将对应施加电压之极性反向。
此外，可提供复数个电中间层于具有一或多个上述材料之铁电晶体管中。
通常，一具有最大介电常数及高带宽之任意绝缘体可用作为铁电晶体管中之电中间层。
如干扰中间层之形成可避免时，铁电层可直接沉积在基板上，例如以铁电层之磊晶生长。
应注意，本发明在此一方面并不限制在范例实施例中所述之铁电晶体管结构，反之，于[1]或[2]中所述之铁电晶体管之结构亦可用于本发明之范围中。
在内存矩阵中之其它铁电晶体管或复数个其它铁电晶体管，在自铁电晶体管读出或存入一状态期间可作业在其空乏区，或在该铁电晶体管中由铁电晶体管被驱动，俾在其它铁电晶体管之闸-源极出现之电压小于其各门限电压。
另一铁电晶体管或多个晶体管之被驱动系属可能，因此，合乎成本效益而不需改变铁电晶体管本身永久性质。
此外，其它铁电晶体管或晶体管可经由被驱动以使下列式子成立方式操作在祈各别空乏区VFB-F(PFE)≤VGS≤Vth-F(PFE)其中VFB代表其它铁电晶体管扁平带电压，VGS代表其它铁电晶体管之闸-源极电压，Vth代表其它铁电晶体管之门限电压，
F(PFE)代表其它铁电晶体管之铁电极化PFE。
根据本发明之另一发展，该其它铁电晶体管或晶体管被驱动后可使在各别其它铁电晶体管中所加之闸极电压等于各施加之源极电压及施加之汲极电压。
此举可保证各其它铁电晶体管之闸-源极电压等于其它铁电晶体管之闸-汲极电压，即值为0伏特之电压，其意义为出现在各其它铁电晶体管之闸-源极上之电压始终小于其门限电压。
本发明之范例实施例于下图式中详细说明图中
图1a-1d显示一具有四个内存胞元之内存矩阵，每一胞元具有一铁电晶体管(图1a)，一电压之电压轮廓加在一选择之内存胞元之闸极(图1b)，一电压之轮廓加在选择之内存胞元之源极(图1c)，及一图解说明选择之铁电晶体管之极化轮廓作为加在闸极-基板上电压函数；图2显示一图形说明一传统铁电晶体管之闸极中铁电极化轮廓，其作为在自一习知技艺铁电晶体管读出或存入一状态期间，出现在闸极电压之函数；图3显示本发明范例实施例铁电晶体管略图；图4显示一流程图，说明自本发明范例实施例之铁电晶体管读出或存入一状态之各别步骤；图5显示一图形说明闸极电荷之轮廓作为出现在一铁电晶体管之闸极-基板电压之函数；及图6a-6c显示加在其它非选择内存胞元(图6a)之闸极上之电压之电压轮廓，一加在其它非选择内存胞元(图6b)之源极上之电压轮廓，及一图形说明非选择铁电晶体管之极化轮廓作为加在其上之闸极-基板上电压之函数。
图1a显示具有四个内存胞元101，102，103，104之内存矩阵100。
每一内存胞元101，102，103，104具有一铁电晶体管105，106，107，108。
此外，内存矩阵100具有第一字线109及第二字线110。
此外，内存矩阵100具有第一位线111，第二位线112，第三位线113及第四位线114。
第一铁电晶体管105之闸极115及第二铁电晶体管106之闸极116耦合至第一字线109。
第三铁电晶体管107之闸极117及第四铁电晶体管108之闸极118耦合至第二字线110。
第一铁电晶体管105之源极119及第三铁电晶体管107之汲极122耦合至第二位线111。
第一铁电晶体管105之汲极121及第三铁电晶体管107之汲极122连接至第二位线112。
第二铁电晶体管106之源极123与第四铁电晶体管108之源极124连接至第三位线113。
第二铁电晶体管106之汲极125及第四铁电晶体管108之汲极126连接至第四位线114。
该字线109，110，及字线111，112，113，114连接至一读出/存入控制装置127。
此外，第一铁电晶体管105及第二铁电晶体管106之基板端点128，129经由其它电线132彼此耦合。
此外，第三铁电晶体管107及第四铁电晶体管108之基板端点130，131经其它电线133彼此耦合。
内存矩阵100中之铁电晶体管之状态储存，及内存矩阵100中铁电晶体管状态之读出由读出/存入控制装置127经施加不同电压至对应字线109，110一不同电压，及施加对应位线111，112，113，114上不同电压而控制，如下所详述。
图3显示一铁电晶体管300，如在内存矩阵100中提咕第一铁电晶体管105，第二铁电晶体管106，第三铁电晶体管107及第四铁电晶体管108。
该铁电晶体管300有一p-掺杂由硅制成之基板301，及一源极区302及一汲极区303，与彼相邻为二个氧化硅区304，305。此二区由传统CVD方法沉积。之后，一介电中间层306沉积在氧化硅所制铁电晶体管300之源极区302及汲极区303间之沟道区307之上。或者，介电中间层306可包含不同介电材料，例如AL2O3，CeO2，ZrO2，HfO2或Pr2O3其系用CVD方法所施加。
一铁电层308于是藉CVD之助加在其上，该层可能包含SBT(SrBiTa2O9)或PZT(Pb，Zr)TiO3)。
此二层306，308供理想层性质设定之回火，意即在每各别层沉积后，如必要时，亦可在二层306，308沉积后实施。
介电中间层306及铁电层308由蚀刻方法顺序成图案。
如使用金属闸极309，于是利用泼溅方法产生，及顺序以蚀刻方法成图案。
金属电极可用作硬掩膜以供位于其下之构成图案。
源极区302及汲极区303之植入可以与闸极堆栈对齐方式实施。
铁电闸极堆栈制造前及后之其余方法步骤可模拟标准CMOS制造方法实施。
此外，铁电晶体管300具有接点310，311，312，此等接点对应导电连接至源极302汲极303，与门极309。
此外，铁电晶体管300有一硅平面化层313。
第一铁电晶体管105一状态之读出与存入可参考图式4及图1b，图1c及图1d。
在第一步骤(401)，为使存入第一状态，存入电压Vpp其在一实施例中Vpp＝5V，加在第一字线109。
一闸-源极电压跨各其它铁电晶体管106，107，108之闸极加上，以下将详加说明。
以另一方式指出，将于以下详述之闸极电压系加在未选择之第二字线110，源极电压系加在未选择之第三位线113，及一稍后详述之汲极电压系加在未选择之第四位线114。
图1b显示第一电压图140，电压142之电压轮廓141加在第一字线109作为时间t143之函数以秒计。
第一电压图形140说明一程序化区144，其间，第一铁电晶体管105被程序化，意即施加一电压Vpp＝5V，而自初始状态”0”再程序为最后状态”1”。
如与图1b有关之第二电压图形150(参考图1c)所说明，在第一铁电晶体管105程序化期间，一0V电压加在第一位线111及第二位线112，此点可在第二电压图形150之电压信号轮廓151找到，其中，电压152分别出现在第一位线111及第二位线112作为时间t153以秒计之函数如图说明。
图1d显示在极化图形160中选择之第一铁电晶体管105之极化轮廓163，其说明以uc/cm2之极化161作为闸极-基板电压以伏特示之Vgb162之函数。
图1d显示自初始状态”0”164，施加电压Vpp＝5V至第一位线109之结果，第一铁电晶体管105沿箭头167之磁滞曲线166实施一转换为最后状态”1”。
图1d尚显示磁滞回路166中之高原区，第一高原区168及第二高原区169，其至少彼此平行，但沿闸极基板电压162彼此位移，此外，每一具有不同极化，即可使二状态164及165可以区分。
以另一方式言之，意即第｀一铁电场效晶体管105由施加一电压差于第一场效铁电晶体管105之闸极与基板端点之间而程序化。
如能适当掺杂基板及适当掺杂第一铁电晶体管105之闸极，闸极电荷曲线501之梯度如图5之电荷图500所说明，在晶体管之反向区较晶体管之空乏区为大。
图5显示闸极电荷Qg502为出现之闸极-基板电压Vgb503之含数，与门极电荷轮廓501，其可分为三区504，505，506。
第一区504称为积聚区，第二区505代表铁电晶体管之逋空乏区，第三区506代表该晶体管之反向区。
为了程序化一构成内存胞元之铁电晶体管，铁电便晶体被带入其反向506。
为了使一邻近该铁电晶体管之一铁电晶体管不被以不理想方式同样程序化，必须根据本发明保证前晶体管不被带入其各别反向区506。
如以下之详述，此点可由适当选择闸极-源极电压Vgs而确保，该电压Vgs系加在未选择之胞元上，意即其它铁电晶体管106，107，108｀之电压小于门限电压Vth，该电压与各铁电晶体管之各极化有关，换言之，下式为真Vgs-Vth+F(Pfe)≤0，其中之F(Pfe)代表其它铁电晶体管之铁电极化Pfe之函数。
图4中，程序化第一铁电晶体管105之步骤由另一区块中402之符号代表。
同时，存入电压141之同值电压加在第三位线113及第四位线114上，如图6b之图形610所说明，其中，电压612之电压轮廓611家再第三位线113及第四位线114，作为时间613以秒计之函数。
为说明此一驱动，图6a在另，一图形600中说明电压610加在第一字线109上作为电压轮廓603中时间602之函数。
应注意，根据本范例实施例，加在程序化区604之第一字线109之电压与加在第三字线113与第四字线114之电压为同值。
图6c显示在第一铁电晶体管105程序化时，另一极化图形620中第二铁电晶体管106之极化621轮廓，图1b及1d所示作为闸极-基板电压Vgb622之函数。
可自其它极化图形620得知，第二高原区623之加宽系由适当施加闸-源极电压而达成，特别由适当选择加在其它铁电晶体管106，107，108上之汲极及源极电压，其方式以与各程序化电压相关及与闸极出现之电压相关。
其它铁电晶体管106，107，108之状态改变可避免，此系由于第二高原区623加宽之结果。
自图6c可知，第二铁电晶体管106不自其初始状态624”0”转换为最后状态”1”625，因为其无法沿磁滞回路626超过高原区623，如图6c之箭头627所示。
此一方面，应注意根据本范例实施例，闸极及基板电压均已预定。
可自其它铁电晶体管106，107之源极及汲极接点选择之二电压被驱动后可使源极电压Vs等于施加之汲极电压Vd及加在闸极之电压Vg，故下式为真Vgs＝Vgd＝0 (2)因此V＝Vgd≤Vth-F(PFe)(3)由于图1之矩阵安排，出现在电晶体管108之闸电压为Vg＝0，源极及汲极电压为Vs＝Vd＝5V，基板电压Vb＝0。此等电压亦不改变铁电极化之状态。
以下式子对铁电晶体管108为真Vgb≤Vth-Vbs-F(Pfe)(4)铁电晶体管108亦为反向或区可能为积聚区。
应保证1 n-沟道铁电晶体管不进入反向区，及2 基板-源极电压Vbs之结果，铁电晶体管较Vgb＝0为真时，不深进入积聚区。
此举可保证以上述方式驱动之各其它铁电晶体管106，107，108操作在空乏区505，而不在反向区506因此可避免各其它铁电晶体管106，107被不意地再程序化。
上述事项可被保证，特别在各铁电晶体管具有闸极电荷曲线501之梯度，此梯度被选择在该晶体管之空乏区505中为甚小。
通常，铁电晶体管及其它铁电晶体管106，107，108在第一铁电晶体管105之读出期间系操作在空乏区505，如下式之各其它铁电晶体管106，107，108之闸-源极电压Vgs为真Vfb-F(Pfe)≤Vgs≤Vth-F(Pfe)(5)其中Vfb代表其它铁电晶体管之平带电压，Vgs代表其它铁电晶体管之值-源极电压，Vth代表其它铁电晶体管之门限电压，F(Pfe)代表其它铁电晶体管之铁电极化Pfe之函数。
根据本范例实施例，门限电压Vth根据下式说明Vth＝Vfb+2Φf+γ√2Φf+Usb (6)其中γ＝1/C’stack√qNA2ε0εSi其中γ代表基板控至因子 (7)Φf＝KT/q1n Na/ni (8)其中Φf代表费密电位，C’stack为各其它铁电晶体管106，107，108之闸极堆栈电容。
根据本范例实施例，下表中之参数值用以代表上述规格中出现之参数参数值 单位Ps 0.1uC/cm2Pr 0.08 uC/cm2
Ec 30 kV/cm2Tfe180 nmTox20 nmεf250εox 11.7A 2×104um2Na 2×1015cm-3Vfb0VVd 0.3 VVs 0VVb 0V范例实施例之其它备选如以下所详述。
本发明不受限｀上述内存矩阵之形式，特别不受限于具有四个内存胞元之内存矩阵。本发明可使用于任何随意构型具有随意数目之内存胞元之内存矩阵，即铁电晶体管作为内存胞元。
关于此点，上述之本发明程序化计划可用于一或多个选择之内存胞元，其状态不欲改变。
例如，所有内存胞元在程序化计划可以逻辑”0”开始。如逻辑”0”待存入，即写入一选择之内存胞元时，(此内存胞元之Vg＝高)，于是其状态不改变。
为保证此点，以下电压加在各内存胞元，其状态不欲改变Vg＝Vs＝Vd＝High(9)结果，选择之内存胞元之状态在此案中不予再程序化。
此外，内存胞元亦可有复数个晶体管，特别是复数个铁电晶体管。
以下个论文引述于本申请中[1]T.Nakamura等人之”单一晶体管铁电内存包元”，刊载于IEEE国际固态电路会议，ISSCC95，会期4，技术指导显示，光子及铁电内存，68-69页1995[2]Jong-Son Lyu等人着；利用多硅源/闸极及BaMgF4介电质供单一晶体管内存之金属铁电半导体场效晶体管(MFSFET)，IEDM，1996，503-506页，1996[3]US 6,067,244参考符号表100 内存阵101 内存胞元102 内存胞元103 内存胞元104 内存胞元105 第一铁电晶体管106 第二铁电晶体管107 第三铁电晶体管108 第四铁电晶体管109 第一字线110 第二字线111 第一位线112 第二位线113 第三位线114 第四位线115 第一铁电晶体管闸极116 第二铁电晶体管闸极117 第三铁电晶体管闸极118 第四铁电晶体管闸极119 第一铁电晶体管源极120 第三铁电晶体管源极121 第一铁电晶体管汲极122 第三铁电晶体管汲极123 第二铁电晶体管源极124 第四铁电晶体管源极125 第二铁电晶体管汲极126 第四铁电晶体管汲极127 读出/存入控制装置128 第一铁电晶体管基板端点129 第二铁电晶体管基板端点130 第三铁电晶体管基板端点131 第四铁电晶体管基板端点132 电线133 电线140 第一电压图形141 电压轮廓142 电压143 时间144 程序化区150 第二电压图形151 电压轮廓152 电压153 时间160 极化图形161 极化162 闸极基板电压163 极化轮廓164 初始状态165 最后状态166 磁滞取线167 箭头168 第一高原区169 第二高元区200 铁电晶体管之闸极中铁电极化轮廓作为闸极电压函数201 铁电晶体管闸极中之铁电极化202 闸极电压203 磁滞回路204 第一可区别极化状态205 第二可区别极化状态206 第一不可区别极化状态207 第二不可区别极化状态300 铁电晶体管301 基板302 源极区303 汲极区304 氧化硅区305 氧化硅区306 介电中间层307 沟道区308 铁电层309 金属闸极310 接点311 接点312 接点313 保护层401 施加存入电压至第一字线402 施加存入电压至第一字线403 施加汲极电压及源极电压至该其它铁电晶体管500 电荷图形501 闸极电荷曲线502 闸极电荷503 闸极基板电压504 铁电晶体管累积区505 铁电晶体管空乏区506 铁电晶体管转换区600 图形601 电压602 时间603 电压轮廓604 程序化区610 图形611 电压轮廓612 电压613 时间620 极化图形621 极化622 闸极基板电压623 第二高原区624 初始状态625 最后状态626 磁滞回路627 箭头
权利要求
1.一种自或在一内存胞元之铁电晶体管中读出或存入一状态之方法，该内存胞元系安排在具有复数个具有其它铁电晶体管之其它内存胞元之内存矩阵中，其中，一状态自铁电晶体管读出或存入该铁电晶体管中，及其中，内存矩阵中之至少一其它铁电晶体管在读出或存入一状态期间被驱动而使其操作在其空乏区。
2.如申请专利范围第1项之方法，其中，由读出/存入电压加在铁电晶体管之闸极以自铁电晶体管读出一状态，或存入该铁电晶体管中以供读出或存入一状态。
3.如申请专利范围第1或2项之方法，其中，由于其它铁电晶体管之被驱动使在其它铁电晶体管之闸极-源极上之电压小于该晶体管减一项目门限电压，故该铁电晶体管系操作在空乏区，该项目与铁电极化有关。
4.如申请专利范围第1或2项之方法，其中，该其它铁电晶体管操作在空乏区系由于该其它铁电晶体管被驱动后使下式为真VFB-F(PFE)≤VGS≤Vth-F(PFE)其中，VFB代表其它铁电晶体管之扁平带电压，VGS代表其它铁电晶体管之闸-源极电压，Vth代表其它铁电晶体管之门限电压，F(PFE)代表其它电晶体管之铁电极化PFE之函数，
5.如申请专利范围第1-4任一项之方法，其中，该其它铁电晶体管操作在空乏区，系由于该其它铁电晶体管被驱动后可使闸极电压加在该其它铁电晶体管等于加在该其它铁电晶体管之源极电压，及等于加在该铁电晶体管汲极之电压。
6.如申请专利范围第1-5任一项之方法，其中，复数个晶体管用在内存矩阵之至少一内存胞元中。
7.一种内存矩阵具有复数个内存胞元彼此连接，至少某些内存胞元具有至少一铁电晶体管，一读出/存入控制装置，其控制自一内存矩阵之一内存胞元之一铁电晶体管中之一状态读出或存入，该读出/存入控制装置被设定后使该状态自该铁电晶体管读出，或存入该铁电晶体管中，及在该内存矩阵中之至少一其它铁电晶体管在读取或存入一状态时被驱动，其方式可使其操作在其空乏区。
8.如申请专利范围第7项之内存矩阵，其中，该读出/存入控制装置设定后可使一读出/存入电压加在该铁电晶体管之闸极上以供读出或存入该状态之目的。
9.如申请专利范围第7或8项之内存矩阵，其中，该读出/存入控制装置设定后可使该其它铁电晶体管被驱动，其方式可使出现在该其它铁电晶体管之闸极-源极电压小于该晶体管减一项目之门限电压，该项目与铁电极化有关。
10.如申请专利范围第7-9项之内存矩阵，其中，该内存矩阵之至少一内存胞元具有复数个晶体管。
11.如申请专利范围第9或10项之内存矩阵，其中，该读取/存入控制装置设定方式可使该其它铁电晶体管被驱动后，可使以下式子为真VFB-F(PFE)≤VGS≤Vth-F(PFE)其中VFB代表该其它铁电晶体管之扁平带电压，VGS代表该其它铁电晶体管之闸极-源极电压Vth代表该其它铁电晶体管之门限电压，F(PFE)代表该其它铁电晶体管之铁电极化PFE之函数。
12.如申请专利范围第7-11项之内存矩阵，其中，该读出/存入控制装置设定后可使该其它铁电晶体管被驱动，其方式可使加在该其它铁电晶体管之闸极电压等于加在该其它铁电晶体管之源极电压，及等于加在该其它铁电晶体管汲极电压。
全文摘要
该状态自该铁电晶体管读出或存入该铁电晶体管。在读出或存入一状态期间，内存矩阵中至少一其它铁电晶体管被驱动，以使其操作在空乏区。
文档编号H01L29/788GK1481558SQ01821027
公开日2004年3月10日 申请日期2001年12月19日 优先权日2000年12月21日
发明者H·戈贝尔, H 戈贝尔, H·霍恩格施米德, 鞲袷┟椎, W·霍恩濑恩, 麂 , T·哈内德, 诘, M·厄尔曼 申请人:因芬尼昂技术股份公司