专利名称：具有导线架接点的芯片电感制造方法
技术领域：
本发明涉及一种具有导线架接点的芯片电感制造方法，进而能制出有效改善电感值和品质因素(Q值)，以及提高品质良品率、可靠度的芯片电感制品。
然而，以上述工艺方式，在打扁弯折工序时，线圈2’端点21’接着处因弯折应力会影响导致剥离断线的现象，故现有电感器在导电接点成型的工序上会直接影响制出的电感特性、合格率及产品可靠度，是目前此产业所面临的技术瓶颈。
有鉴于此，本发明人基于解决上述现有电感器在导电接点成形制造过程的品质难以掌控维持稳定的缺点，加以研究，并针对其症结所在，开始着手加以谋求改善，补其所短，终而提供一种具导线架接点的芯片电感制造方法，供产业上利用。
由上述得知，本发明再以四方柱形体的电感体搭配一电感导线架来承架焊固定位，以成形出具有导线架接点的芯片电感架构方式，接着对该电感导线架施以灌胶压模作业后，再裁切出导线架接点，如此一次制出多组芯片电感制品，可完全取代现有电感器的导电接点需打扁弯折工序，对于电感特性、品质因素及良品率均能有效且大幅的改善，且能使其在品质可靠度上获致最大稳定性，如此工艺方式再与现有电感器成形工艺作对比，现有电感器成形制只能弯折一组电感器，而本发明一次裁切加工成形即能制出多组芯片电感成品，不仅能提高生产效率，降低制造成本，且在技术需求性也较为简单易实施，这是本发明的主要的发明目的。
而本发明的另一目的，即在于提供一种具有导线架接点的芯片电感制造方法，其制出芯片电感底端凸露出导线架接点，此导线架接点呈一底端及一侧面平整的外型状态，如此成形的电感端电极，有利于上板的稳固性及焊接性。
而且，本发明的再一目的，即在于提供一种具导线架接点的芯片电感制造方法，其与现有电感器成形工艺作对比，其可省去线圈端点焊接部位的空间，使电感本体轴心部分加大绕组面积，得以有效提高电感绕组圈数，相对地也就能使电感值及工作特性获得提高。
图2为现有电感器导电接脚打扁弯折及压模成形后的示意图。
图3为本发明具导线架接点的芯片电感制造流程图。
图4为本发明四方柱形体的电感本体披覆金属端面后的外观示意图。
图5为本发明四方柱形体的电感本体绕组线圈后外观示意图。
图6为本发明绕线电感体上架焊固的示意图。
图7为本发明电感导线架的外观示意图。
图8为本发明电感导线架灌胶压膜成形后示意图。
图9为本发明绕线电感体灌胶压膜成形后的剖面示意图。
图10为本发明具导线架接点的芯片电感制品剖面示意图。
步骤2，将电感本体1的轴心部分施以线圈2绕组，使该绕组的线圈2可受电感本体1两侧端座挡止防止滑出外漏，并使绕组的线圈2两端点21可直接点焊于该金属端面12上导接(如图5所示)。
步骤3，提供一电感导线架4，供以等距承架多组绕线电感体于上，且该多组绕线电感体的金属端面12朝下与电感导线架4作接点焊固(如图6所示)。上述的电感导线架4如图7所示，其为多排对称的架体型态(图例中为双排对称架体)，且该电感导线架4各排中间并横向等间距连接多排支架41，此支架41两相邻的间距恰可供绕线电感体对应容置，且支架41采以等距承架多组绕线电感体于上，且该多组绕线电感体的金属端面12朝下与电感导线架4作接点焊固，此种接点焊固方式可为焊锡点焊方式或焊锡涂布于支架41上再加热粘着的回焊方式…等等，且该绕线电感体的金属端面12与电感导线架4的支架41所接触部位可用焊锡3或锡膏涂布作焊接剂焊固，如此即能完成多组绕线电感体上架。
步骤4，将承载多组绕线电感体的电感导线架4置于压模成形机的模具上，使电感导线架4的支架41两相邻间距中成形出一条树脂膜层5(如图8所示)，利用此树脂膜层5将多组绕线电感体外表予以包覆隔离定位(如图9所示的状态)，以具有防止电感器内部线路受外力影响而产生接触不良、断路现象，以及有效抑制电感值不规则变动及绝缘的作用。
步骤5，将表层成形多条树脂膜层5的电感导线架4置于裁切成形机上，依循图例中X裁切线及Y裁切线方向作等间距裁切，即能顺利完成如图10所示芯片电感器底端成形具有导线架接点13的制品，并进行后续特性测试而得以包装出货。
通过上述工艺流程说明可知，本发明利用多组四方柱形体的电感体搭配一电感导线架4来承载焊固定位，并使电感导线架4一次施以灌胶压模后作裁切而成形出导线架接点13的方法，完全取代现有电感器导电接点打扁及弯折的工序，且在整个导线架接点13制造过程中，电感本体1凹置绕线设计，使线圈2隐藏定位于轴心上而不突出于端座11外缘，让绕组线圈2的磁力线不会向外扩散能有效作阻隔防护，及提高电感值及品质因素(Q值)，另外该电感本体1的端座11焊接缘面披覆一层金属端面12的设计，使线圈2两端点21可直接焊固于该金属端面12上，不会影响到线圈2端点21的焊固性，对于电感特性、品质因素及良品率均能有效且大幅的改善，并能使品质可靠度上获致最大稳定性；而且，此种利用电感导线架4成形芯片电感的导线架接点13方式，在工艺流程中能利用电感导线架4能一次承载多组绕线电感体进行灌胶压模作业，相对于现有电感器的导电接点弯折工艺只能弯折一组电感器作比较，本发明一次裁切加工成形即能制出多组芯片电感，且具备的导线架接点13也有利于上板的稳固性及焊接性，故本发明所提方法能提高生产效率，降低工艺成本，且在技术需求性也较为简单易实施，极具产业利用价值。
另外，本发明具有导线架接点的芯片电感制造方法，其与现有电感器成形工艺作对比，其可省去线圈端点焊接部位的空间，使电感本体轴心部分加大绕组面积，得以有效提高电感绕组圈数，相对地也就能使电感值及工作特性获得提高，并且符合小型化的世界潮流。
综上所述，本发明所提供具有导线架接点的芯片电感制造方法，确实能达到预期实用价值及功效，极具产业利用价值。
权利要求
1.一种具有导线架接点的芯片电感制造方法，其特征在于，包括以下步骤将四方柱形体的电感本体采以两端座焊接缘面披覆一层金属端面；将电感本体的轴心部分施以线圈绕组，并使绕组的线圈两端点可直接焊固于该金属端面上导接；提供一电感导线架，供于支架相邻空间上以等距承架多组绕线电感体作接点焊固；进行电感导线架于支架相邻空间实施灌胶压模成形，使绕线电感体外表成形一树脂膜层予以隔离保护；将压模成形的电感导线架施以导线架接点裁切，顺利完成芯片电感底端成形出导线架接点，并进行后续特性测试而得以包装出货。
2.如权利要求1所述具有导线架接点的芯片电感制造方法，其特征在于该电感导线架各排中间设有横向等间距连接的多排支架，此支架两相邻的间距恰可供绕线电感体对应容置进行灌胶压模。
3.如权利要求1所述具有导线架接点的芯片电感制造方法，其特征在于该绕线电感体的金属端面朝下与电感导线架的支架进行接点焊固。
4.如权利要求1所述具有导线架接点的芯片电感制造方法，其特征在于该绕线电感体的金属端面与电感导线架的支架所接触部位可用焊锡或锡膏涂布作焊接剂焊固。
全文摘要
本发明公开了一种具有导线架接点的芯片电感制造方法，其步骤包括将四方柱形体的电感本体采以两端座焊接缘面披覆一层金属端面；将电感本体的轴心部分施以线圈绕组，并使绕组的线圈两端点可直接焊固于该金属端面上导接；提供一电感导线架，供于支架相邻空间上以等距承架多组绕线电感体施以接点焊固；进行电感导线架于支架相邻空间实施灌胶压模成形，使绕线电感体外表成形一树脂膜层予以隔离保护；将压模成形的电感导线架施以导线架接点裁切，一次成形出多组芯片电感底端具导线架接点制品，再进行后续特性测试及包装出货，完全克服现有电感器导电接点的缺失，进而可有效改善电感值及可靠性，且具有提高品质良品率、生产效率及降低制造成本等效益。
文档编号H01F17/00GK1464516SQ02124009
公开日2003年12月31日 申请日期2002年6月14日 优先权日2002年6月14日
发明者王弘光 申请人:佳叶科技有限公司