专利名称：存储器字线结构与电容器重叠偏移的测试元件及测试方法
技术领域：
本发明涉及一种测试元件(test key)和方法，特别涉及一种检测动态随机存取存储器的字线结构与深沟电容器(deep trench capacitor)重叠偏移的测试元件、检测沟道电容器与主动区(active area)的误对准(misalignment)的测试元件。
背景技术：
沟道电容器为一种动态随机存取存储器(dynamic random access memory；简称DRAM)中常见的电容器结构，其形成于半导体硅基底中，并通过增加沟道电容器于半导体硅基底中的深度可以增加其表面积，以增加其电容量。
图1是传统的沟道电容器的布局图。沟道电容器10是配置在路过字线(passing wordline)下方。晶体管14是经由扩散区18电性耦接至沟道电容器10的储存节点16。另一扩散区20是连接至接触窗22，而接触窗22则连接至位元线(未绘示)，以通过晶体管14米读取或写入至储存节点16。晶体管14是通过字线12来驱动。当电压施加至字线12时，字线12下方的通道会导通，而于两扩散区18和20之间产生电流并流入或流出储存节点16。
图2是为图1的A-A剖面图。当沟道电容器10完成后，会于基底和沟道电容器中形成浅沟道隔离28，以定义主动区AA，并用以隔离将形成的路过字线12和沟道电容器10。之后，于基底上形成字线12。再配合以字线和浅沟道隔离28为离子植入罩幕，于字线两侧的主动区形成做为源极/漏极的掺杂区18和20。因此，若字线的光罩与沟道电容器的光罩未对准时，会影响所形成的掺杂区18和20的大小。如此会使得相邻的存储单元产生漏电流，以及存储单元无效，因而造成制造过程合格率的下降。
因此，若能控制字线结构的光罩与沟道电容器的光罩的对准误差在可允许的范围内，则可提高存储单元的可靠度及制造过程的合格率。
发明内容
本发明的首要目的在于提供一种可检测动态随机存取存储器的字线结构与深沟电容器重叠是否产生偏移的测试方法，控制字线结构的光罩与沟道电容器的光罩的对准误差在可允许的范围内。
此外，本发明的另一目的在于提供一种可检测动态随机存取存储器的字线结构与深沟电容器重叠是否产生偏移的测试元件。
根据上述目的，本发明是提供的一种用于检测动态随机存取存储器的字线结构与深沟电容器重叠是否产生偏移的测试元件，是设置于一芯片的切割道中。上述测试元件包括一沟道电容器，设置于上述切割道中，具有一埋入板；一矩形字线，设置于上述切割道之上，覆盖部分的深沟电容器；一第一路过字线和一第二路过字线，设置于沟道电容器上方两侧；一第一掺杂区和一第二掺杂区，分别设置于矩形字线与第一路过字线之间，以及矩形字线与第二路过字线之间；一第一接触插塞，耦接至第一掺杂区；一第二接触插塞，耦接至第二掺杂区；以及一第三接触插塞，耦接至埋入板。
根据上述目的，本发明并提供一种检测动态随机存取存储器的字线结构与深沟电容器重叠是否产生偏移的测试方法，包括提供一芯片，上述芯片至少具有一切割道和一存储单元区；于上述芯片的切割道中形成一测试元件，并同时于上述芯片的存储单元区形成复数存储单元，其中该测试元件包括一沟道电容器，设置于切割道中，具有一埋入板；一矩形字线，设置于切割道之上，覆盖部分的沟道电容器；一第一路过字线和一第二路过字线，设置于沟道电容器上方两侧；一第一掺杂区和一第二掺杂区，分别设置于矩形字线与第一路过字线之间，以及矩形字线与第二路过字线之间；一第一接触插塞，耦接至第一掺杂区；一第二接触插塞，耦接至第二掺杂区；一第三接触插塞，耦接至埋入板；分别测量第一接触插塞和第三接触插塞间的一第一电流值，以及第二接触插塞和第三接触窗插塞的一第二电流值；根据第一与第二电流值，估算测试元件上的矩形字线结构与沟道电容器的重叠偏移程度；以及通过测试元件上的矩形字线结构与沟道电容器的重叠偏移程度，估算存储单元区内存储单元中的字线结构与沟道电容器的重叠偏移程度。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下。
图1是为常见DRAM电容器的布局图。
图2是为图1沿线段A-A’的剖面图；图3为本发明的检测字线结构与深沟电容器重叠是否产生偏移的测试元件的布局图；图4a是为图3沿线段B-B’的剖面图；图4b是为图3沿线段C-C’的剖面图。
具体实施例方式
请参照图3以及图4a、图4b，用以说明本发明的一实施例。其中图3为本发明中用以检测一动态随机存取存储器的检测字线结构与深沟电容器重叠偏移的测试元件的布局图，其中测试元件是设置于芯片的切割道中。图4a是为图3沿线段B-B’的剖面图，而图4b是为图3沿线段C-C’的剖面图。
首先在一芯片100的切割道区域160上设置一沟道电容器110。此沟道电容器110包括储存节点116、位于埋入式n型井区NW中的埋入板(buried plate)181和置于两者之间的电容器介电层。储存节点116与掺杂的p型井区PW之间通过介电领圈126做电性隔离。
接着，于该切割道区域160之上，分别设置一矩形字线12a、一第一路过字线12b和一第二路过字线12c，其中矩形字线12a覆盖部分的该深沟电容器110，而第一路过字线12b和第二路过字线12c是设置于沟道电容器110上方两侧。另外，第一、第二路过字线12b、12c的宽度均相等，大体为0.2微米，而矩形字线12a的宽度会大于该第一、第二路过字线12b、12c的宽度，大体为0.6微米。
接下来，通过离子布植的方式，于分别于矩形字线12a与第一路过字线12b之间，形成一第一掺杂区201以及于矩形字线12a与第二路过字线12c之间，形成一第二掺杂区202，如图4a中所示。
最后，分别设置第一至第四接触插塞CS1、CS2、CB1、CB2，耦接至第一掺杂区201、第二掺杂区202、上述埋入板181以及矩形字线12a，如图所不。
请再参考图4a及图4b，埋入板181、第一掺杂区201以及矩形字线12a可构成一晶体管141，其中埋入板181作为晶体管141的源极，第一掺杂区201作为晶体管141的漏极，而矩形字线12a则作为晶体管141的栅极。另一方面，埋入板181、第二掺杂区202以及矩形字线128可构成一晶体管142，其中埋入板181作为晶体管142的源极，第一掺杂区202作为晶体管142的漏极，而矩形字线12a则作为晶体管142的栅极。
因此，本发明可通过施加一既定偏压Vbias至矩形字线12a，以及一既定电压VDC于第一接触插塞CS1和该第三接触插塞CB1间，且浮接第二接触插塞CS2，而测得一第一电流I1，并且第一电流I1会符合数学式一I1＝C×W/(LS-LBS+ΔL) (式一)其中，W为第三接触插塞CB1的宽度，LBS为埋入板的扩散距离，ΔL为矩形字线的偏移量，LS为第一掺杂区与沟道电容器间的距离，C为数个系数所组成的一固定常数。
另一方面，通过施加一既定偏Vbias至矩形字线12a，以及一既定电压VDC于第二接触插塞CS2和该第三接触插塞CS1间，且浮接第一接触插塞CS1，而测得一第二电流I2，并且第二电流I2会符合数学式二I2＝C×W/(LS-LBS-ΔL) (式一)其中，W为第二接触插塞CB2的宽度，LBS为埋入板的扩散距离，PL为矩形字线的偏移量，LS为第二掺杂区与沟道电容器间的距离，C为数个系数所组成的一固定常数。
由于是在相同的制造过程条件下，形成晶体管141、142，因此第一、第二接触插塞CS1、CS2的宽度皆为W，埋入板的扩散距离皆为LBS，第一、第二掺杂区与沟道电容器间的距离皆为LS。故式一及式二可改写为I1/I2＝(LS-LBS+ΔL)/(LS-LBS-ΔL)；(式三)ΔL＝(LBS-LS)×(I1-I2)/(I1+I2)； (式四)根据上述式三及式四，可以得知若矩形字线的偏移量ΔL为零时，第一电流会相等于第二电流。反过来说，若第一电流不等于第二电流时，则表示矩形字线与沟道电容器间的重叠有产生偏移，并且偏移量及偏移方向可通过式四求得。举例来说，若字线12a、12b、12c往晶体管141方向偏移时，第一电流I1会小于第二电流I2。反过来说，若字线12a、12b、12c往晶体管141方向偏移时，第一电流I1会大于第二电流I2。因此，可通过测量上述测试元件中对称的两MOS晶体管141、142于相同条件下产生的导通电流，来监控制造过程中字线结构与深沟电容间是否产生偏移。
本发明提供的检测沟道电容器中埋入层的浓度异常的方法，包括下列步骤，首先提供一芯片100，该芯片至少具有一切割道区和一存储单元区。
接着，于该芯片100的该切割道160形成一测试元件，并同时于该芯片100的该存储单元区形成复数存储单元，其中该测试元件的构造如图3所示，且该存储单元的结构如图1、图2所示。
然后，通过施加一既定偏压Vbias至矩形字线12a，以及一既定电压VDC于第一接触插塞CS1和该第三接触插塞CB1间，且浮接第二接触插塞CS2，以测得晶体管141的第一电流I1。另外，通过施加一既定偏压Vbias至矩形字线12a，以及一既定电压LDC于第二接触插塞CS2和该第三接触插塞CB1间，且浮接第一接触插塞CS1，以测得晶体管142的第一电流I2。
接着，根据第一与第二电流I1、I2，以及上述式三、式四，来估算测试元件上的矩形字线12a与沟道电容器110的重叠偏移程度。最后，通过测试元件上的矩形字线12a与沟道电容器110的重叠偏移程度，估算存储单元区的复数存储单元中的字线结构与沟道电容器的重叠偏移程度。
由于当光罩偏移时，无论是存储单元区或是切割道上的测试元件均会产生一致的偏移，因此，通过切割道上的测试元件，可以反应出存储单元的栅极结构与深沟电容间是否产生重叠偏移的状况。
此外，本发明的测试元件与测试方法，将测试元件设置于切割道上，可以同步与存储单元区进行相同制造过程，监控沟道电容器中埋入层的掺杂浓度是否有异常，且避免占据言存储单元区的空间虽然本发明已以较佳实施例公开如上，然其并非用以限制本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，可做等效更动与润饰，因此本发明的保护范围以权利要求为准。
权利要求
1.一种存储器字线结构与电容器重叠偏移的测试元件，设置于一芯片的切割道中，其特征在于，该测试元件包括一沟道电容器，设置于该切割道中，具有一埋入板；一矩形字线，设置于该切割道之上，覆盖部分的该深沟电容器；一第一路过字线和一第二路过字线，设置于该沟道电容器上方两侧；一第一掺杂区和一第二掺杂区，分别设置于该矩形字线与该第一路过字线之间，以及该矩形字线与该第二路过字线之间；一第一接触插塞，耦接至该第一掺杂区；一第二接触插塞，耦接至该第二掺杂匾；以及一第三接触插塞，耦接该埋入板。
2.根据权利要求1所述的存储器字线结构与电容器重叠偏移的测试元件，其特征在于，还包括至少一第四接触插塞，耦接至该矩形字线。
3.根据权利要求1所述的存储器字线结构与电容器重叠偏移的测试元件，其特征在于所述的第一接触插塞和该第三接触插塞之间用以测得一第一电流值，以及该第二接触插塞和该第三接触插塞之间用以测得一第二电流值。
4.根据权利要求1所述的存储器字线结构与电容器重叠偏移的测试元件，其特征在于所述的第一、第二路过字线的宽度均相等，且该矩形字线的宽度大于该第一、第二路过字线的宽度。
5.根据权利要求1所述的存储器字线结构与电容器重叠偏移的测试元件，其特征在于所述的矩形字线的宽度为0.6微米。
6.一种存储器字线结构与电容器重叠偏移的测试方法，其特征在于，它包括下列步骤提供一芯片，该芯片至少具有一切割道和一存储单元区；于该芯片的该切割道形成一测试元件，开同时于该芯片的该存储单元区形成复数存储单元，其中该测试元件包括一沟道电容器，设置于该切割道中，具有一埋入板；一矩形字线，设置于该切割道之上，覆盖部分的该沟道电容器；一第一路过字线和一第二一路过字线，设置于该沟道电容器上方两侧；一第一掺杂区和一第二掺杂区，分别设置于该矩形字线与该第一路过字线之间，以及该矩形字线与该第二路过字线之间；一第一接触插塞，耦接至该第一掺杂区；一第二接触插塞，耦接至该第二掺杂区；以及一第三接触插塞，耦接该埋入板；分别测量第一接触插塞和该第三接触插塞间的一第一电流值，以及该第二接触插塞和该第三接触窗插塞的一第二电流值；根据该第一与该第二电流值，估算该测试元件上的该矩形字线结构与该沟道电容器的重叠偏移程度；以及通过该测试元件上的该矩形字线与该沟道电容器的重叠偏移程度，估算该存储单元区的该等存储单元中的字线结构与沟道电容器的重叠偏移程度。
7.根据权利要求6所述的存储器字线结构与电容器重叠偏移的测试方法，其特征在于所述的测试元件还包括至少一第四接触插塞，耦接至该矩形字线。
8.根据权利要求6所述的存储器字线结构与电容器重叠偏移的测试方法，其特征在于，通过施加一既定偏压至该矩形字线，一既定电压于该第一接触插塞和该第三接触插塞间，并同时浮接该第二接触插塞，而测得该第一电流。
9.根据权利要求6所述的存储器字线结构与电容器重叠偏移的测试方法，其特征在于，通过施加一既定偏压至该矩形字线，一既定电压于该第二接触插塞和该第三接触插塞间，并同时浮接该第一接触插塞，而测得该第二电流。
10.根据权利要求6所述的存储器字线结构与电容器重叠偏移的测试方法，其特征在于所述的测试元件的该第一、第二路过字线的宽度均相等，且该矩形字线的宽度大于该第一、第二路过字线的宽度。
11.根据权利要求6所述的存储器字线结构与电容器重叠偏移的测试方法，其特征在于所述的测试元件的该矩形字线的宽度为0.6微米。
全文摘要
本发明涉及一种半导体测试元件及方法，特别涉及一种用于检测动态随机存取存储器的字线结构与深沟电容器重叠是否产生偏移的测试元件，是设置于一芯片的切割道中，包括一沟道电容器，设置于上述切割道中，具有一埋入板；一矩形字线，设置于上述切割道之上，覆盖部分的深沟电容器；一第一路过字线和一第二路过字线，设置于沟道电容器上方两侧；一第一掺杂区和一第二掺杂区，分别设置于矩形字线与第一路过字线之间，以及矩形字线与第二路过字线之间；一第一接触插塞，耦接至第一掺杂区；一第二接触插塞，耦接至第二掺杂区；以及一第三接触插塞，耦接至埋入板。
文档编号H01L21/66GK1481009SQ0214156
公开日2004年3月10日 申请日期2002年9月2日 优先权日2002年9月2日
发明者吴铁将, 黄建章, 丁裕伟, 姜伯青 申请人:南亚科技股份有限公司