专利名称：在半导体基底形成露出导电图案的接触孔的方法
技术领域：
本发明涉及集成电路(integrated circuits；ICs)制程技术，特别是一种在半导体基底形成露出导电图案的接触孔的方法。
图1A图～图1C是根据习知技术在半导体基底形成露出导电图案的接触孔的制程剖面图。
首先，请参照图1A，提供由单晶硅构成的半导体基底10，其表面形成有绝缘材料构成的介电层12。在介电层12上方形成金属图案14a、14b、14c。在上述金属图案14a、14b、14c是由例如铝铜合金构成，而用来当作电性导通不同半导体元件的内连线。
接着，请参照图1B，利用高密度等离子化学气相沉积法(high densityplasma chemical vapor deposition；HDPCVD)，并且采用含硅气体，以在上述金属图案14a、14b、14c以及介电层12表面形成二氧化硅层18。填沟能力佳的高密度等离子化学气相沉积法，能够得到表面平坦以及无孔洞(void-free)的二氧化硅层18，然而，上述等离子技术不仅涉及沉积，还包括蚀刻(etching)、溅镀(sputtering)等机制，因此，在沉积二氧化硅层18的同时，极可能蚀刻或是溅镀上述金属图案14a、14b、以及14c，因而损伤其表面。接下来，利用等离子加强型化学气相沉积法(plasma enhanced chemicalvapor deposition；PECVD)以在上述二氧化硅层18表面形成二氧化硅层20。
其次，进行微影制程(photolithography)，以在上述二氧化硅层20表面形成具有开口(openings)21的光阻图案22，在此步骤，光射由微影系统穿过光罩而将图案转移至下层的光阻层。当光阻图案下方的半导体基底10表面具有高反射特性，例如表面具有金属或是复晶硅，则反射的光线会经由数个机制严重地破坏图案的解析度，尤其在深紫外光的短波长范围。然后，利用反应性离子蚀刻步骤(ion reactive etching；RIE)经由上述开口非等向性地(anisotropically)蚀刻上述二氧化硅层20、以及二氧化硅层18，以形成露出上述金属图案14a、14c的接触孔26、28。再者，由于光阻图案22受到微影制程误对准(misalignment)的影响而移位，所以金属图案14a的侧壁(sidewall)会暴露出来。因此，金属图案14容易在反应性离子蚀刻过程被破坏。
然后，请参照图1C，利用传统制程，在上述二氧化硅层20表面形成例如钨、铝、铜等金属材料(图未显示)以填入上述接触孔26以及接触孔28。
如上所述的习知技术，利用高密度等离子化学气相沉积法以形成二氧化硅层18的过程，金属图案14a、14b、14c容易被离子轰击效应破坏。再者，由于金属图案14a、14b、14c具有高反射的特性，所以光阻图案22容易产生误对准。此将导致在形成接触孔26、28的蚀刻步骤，金属图案14a、14b、14c的侧壁被破坏。
Lou的美国专利号码6,218,285号，揭露一种在金属化制程形成金属间介电层的方法，其中在金属以及基底表面形成二氧化硅内衬物，然而，低介电常数的介电层不适用于具有窄沟部的内连线。
再者，Rndens等人的美国专利编号5,928,967号，揭露一种在干蚀刻步骤利用氮化硅当作蚀刻停止层的方法。然而，氧化物构成的上层，亦即磷化硅玻璃或是硼磷硅玻璃，是利用低压化学气相沉积法形成，其填沟能力欠佳。
因此，有需要形成一种在半导体基底形成露出导电图案的接触孔的方法，而有助于改善上述问题。
再者，本发明的另一目的在于，提供一种在半导体基底形成露出导电图案的接触孔的方法，在导电图案表面形成含氮内衬物，以便使得高密度等离子化学气相沉积法形成的二氧化硅与含氮内衬物之间具有高选择蚀刻比，而当作蚀刻停止层。
再者，本发明的另一目的在于，提供一种在半导体基底形成露出导电图案的接触孔的方法，能够消除因导电图案导致的图案误对准。
根据上述目的，本发明提供一种在半导体基底形成露出导电图案的接触孔的方法，首先，提供一半导体基底其形成有一导电图案，然后，在上述半导体基底以及上述导电图案表面形成一含氮内衬物以当作抗反射层，接着利用高密度等离子化学气相沉积法在上述含氮内衬物表面形成氧化层，其次，利用上述含氮内摆物以当作蚀刻停止层，并且选择性蚀刻上述氧化层，以在上述导电图案的相对位置形成一接触孔。再者，经由上述接触孔以去除部分上述含氮内衬物以露出上述导电图案。
再者，上述在半导体基底形成露出导电图案的接触孔的方法中，导电图案可以是金属图案，例如铝铜合金或是复晶硅层构成。
再者，上述在半导体基底形成露出导电图案的接触孔的方法中，含氮内衬物是氮化硅内衬物或是氮氧硅化合物构成的内衬物。
再者，上述在半导体基底形成露出导电图案的接触孔的方法，更包括利用等离子加强型化学气相沉积法以在上述氢化层表面形成一等离子加强型氧化层。再者，上述氧化层的选择性蚀刻步骤是采用反应性离子蚀刻法完成，例如采用含氟气体完成。再者，上述在半导体基底形成露出导电图案的接触孔的方法，其中上述氧化层蚀刻步骤更包括下列步骤在上述氧化层表面形成一具有开口的光阻图案；以及经由上述开口蚀刻上述氧化层以形成一接触孔。
本发明的在半导体基底形成露出导电图案的接触孔的方法还有另一种技术方案首先，提供一半导体基底，其形成有一金属图案，然后，在上述半导体基底以及上述金属图案表面形成内衬物以当作保护层，接着，利用高密度等离子化学气相沉积法在上述氮内衬物表面形成第一介电层。然后，利用等离子加强型化学气相沉积法在上述第一介电层表面形成第二介电层。然后，利用上述内衬物以当作蚀刻停止层，并且选择性蚀刻上述第二介电层与第一介电层以在上述金属图案的相对位置形成一接触孔。其次经由上述接触孔以去除部分上述含氮内衬物以露出上述金属图案。
根据本发明在半导体基底形成露出导电图案的接触孔的方法，能够在导电图案之间的窄沟部，形成无孔洞的二氧化硅等介电层。再者，在导电图案表面形成含氮内衬物，以便使得高密度等离子化学气相沉积法形成的二氧化硅与含氮内衬物之间具有高选择蚀刻比，而当作蚀刻停止层；并且，能够消除因导电图案导致的图案误对准。
图1A图～1C是根据习知技术在半导体基底形成露出导电图案的接触孔的制程剖面图；图2A～图2D是根据本发明实施例在半导体基底形成露出导电图案的接触孔的制程剖面图。
首先，请参照图2A，提供由单晶硅构成的半导体基底100，其已在预定位置形成若干所需的例如电阻、晶体管、以及电容等半导体元件(为了简化，未显示)。上述半导体元件是利用重复的沉积、微影、离子植入、以及蚀刻等步骤形成。
利用沉积或是旋转涂布法在上述半导体基底100表面形成例如二氧化硅材料或是低介电常数材料构成的绝缘层120，接着，在已形成绝缘层120的半导体基底100上方形成导电图案140a、140b、140c。在本实施例的中，上述导电图案140a、140b、140c是由例如铝铜合金构成，而用来当作电性导通不同半导体元件的内连线。上述导电图案140a、140b、140c是利用物理气相沉积法溅镀铝铜合金层，然后施以微影制程以及蚀刻步骤而形成。接下来，利用低压化学气相沉积法，并使用SiCl2H2与NH3为主要的反应气体，以在上述导电图案140a、140b、140c表面形成厚度大约100～300埃的氮化硅内衬物160。
上述氮化硅内衬物160的作用在于，在后续步骤用来当作抗反射层以及蚀刻停止层。并且在后续以高密度等离子化学气相沉积法以形成介电层的过程中，上述氮化硅内衬物160可以当作保护层，以保护上述导电图案140a、140b、140c，而避免离子轰击效应的损伤；另一方面，上述内衬物160可以采用SiH4、N2O、NH3当作反应气体，而利用低压化学气相沉积法所形成氮氧硅化合物，以取代上述氮化硅材料。
然后，请参照第2B图，利用高密度等离子化学气相沉积法，并且采用含硅气体，例如SiH4与O2或是四乙基硅酸盐(TEOS)为主要反应气体，以在上述内衬物160表面形成厚度大约5000埃的二氧化硅层180。由于高密度等离子化学气相沉积法具有填沟能力佳的特性，因此，即使是在导电图案140b、140c之间的沟部G非常狭窄，上述二氧化硅层180仍然能够成为无孔洞介电层。接下来，利用等离子加强型化学气相沉积法(PECVD)以在上述二氧化硅层180表面形成厚度大约为5000埃的二氧化硅层200。
其次，请参照图2C，进行一连串的光阻涂布、软烤、曝光、显影、以及硬烤等微影制程，以在上述二氧化硅层200表面形成具有开口240的光阻图案220，在此步骤，上述氮化硅内衬物160或是氮氧硅化合物构成的内衬物160具有适当的光学特性，例如高吸光系数(K)或是低反射系数(n)，而能够在深紫外光波长消除来自高反射导电图案的反射光线。
然后，利用上述内衬物160为蚀刻停止层，并且经由光阻图案220的开口240蚀刻上述二氧化硅层200以及二氧化硅层180，以形成后续用来露出上述导电图案140a的接触孔260以及后续用来露出上述导电图案140c的接触孔262。即使发生上述接触孔的误对准，上述接触孔260、262蚀刻过程中，上述导电图案140a、140b、140c的侧壁亦能够受到上述内衬物160的保护。
然后，经由上述接触孔260、接触孔262移除上述氮化硅内衬物160，直到露出上述导电图案140a、140c为止。其次，利用传统制程，在上述二氧化硅层200表面形成例如钨、铝、铜等金属材料(图未显示)，以填入上述接触孔260以及接触孔262。
根据本发明在半导体基底形成露出导电图案的接触孔的方法，能够在导电图案之间的窄沟部，形成无孔洞的二氧化硅等介电层。再者，在导电图案表面形成含氮内衬物，以便使得高密度等离子化学气相沉积法形成的二氧化硅与含氮内衬物之间具有高选择蚀刻比，而当作蚀刻停止层；并且，能够消除因导电图案导致的图案误对准。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明之精神和范围内，当可做些许更动与润饰，因此本发明之保护范围当视权利要求书范围所界定者为准。
权利要求
1.一种在半导体基底形成露出导电图案的接触孔的方法，其特征是包括下列步骤提供一半导体基底，其形成有一导电图案；在上述半导体基底以及上述导电图案表面形成一含氮内衬物以当作抗反射层；利用高密度等离子化学气相沉积法在上述含氮内衬物表面形成氧化层；利用上述含氮内衬物以当作蚀刻停止层，并且选择性蚀刻上述氧化层以在上述导电图案的相对位置形成一接触孔；以及经由上述接触孔以去除部分上述含氮内衬物以露出上述导电图案。
2.如权利要求1所述的方法，其特征是上述导电图案是金属图案。
3.如权利要求1所述的方法，其特征是上述导电图案是复晶硅层。
4.如权利要求1所述的方法，其特征是更包括利用等离子加强型化学气相沉积法以在上述氧化层表面形成一等离子加强型氧化层。
5.如权利要求1所述的方法，其特征是上述氧化层的选择性蚀刻步骤采用反应性离子蚀刻法完成。
6.如权利要求5所述的方法，其特征是上述氧化层的选择性蚀刻步骤采用含氟气体完成。
7.如权利要求1所述的方法，其特征是上述氧化层蚀刻步骤更包括下列步骤在上述氧化层表面形成一具有开口的光阻图案；以及经由上述开口蚀刻上述氧化层以形成一接触孔。
8.一种在半导体基底形成露出导电图案的接触孔的方法，其特征是包括下列步骤提供一半导体基底，其形成有一金属图案；在上述半导体基底以及上述金属图案表面形成内衬物以当作保护层；利用高密度等离子化学气相沉积法在上述氮内衬物表面形成第一介电层；利用等离子加强型化学气相沉积法在上述第一介电层表面形成第二介电层；利用上述内衬物以当作蚀刻停止层，并且选择性蚀刻上述第二介电层与第一介电层以在上述金属图案的相对位置形成一接触孔；以及经由上述接触孔以去除部分上述含氮内衬物以露出上述金属层图案。
9.如权利要求8所述的方法，其特征是上述第一介电层与第二介电层的选择性蚀刻步骤利用反应性离子蚀刻法完成。
10.如权利要求8所述的方法，其特征是上述第一与第二介电层的蚀刻步骤更包括下列步骤在上述第二介电层表面形成一具有开口的光阻图案；以及经由上述开口蚀刻上述第二介电层以及上述第一介电层以形成一露出上述金属图案的接触孔。
全文摘要
本发明提供一种在半导体基底形成露出导电图案的接触孔的方法，首先，提供一半导体基底，其形成有一导电图案，然后，在上述半导体基底以及上述导电图案表面形成一含氮内衬物以当作抗反射层，接着利用高密度等离子化学气相沉积法在上述含氮内衬物表面形成氧化层，其次利用上述含氮内衬物以当作蚀刻停止层，并且选择性蚀刻上述氧化层，以在上述导电图案的相对位置形成一接触孔；再者，经由上述接触孔以去除部分上述含氮内衬物以露出上述导电图案；本发明能够在导电图案之间的窄沟部，形成无孔洞的二氧化硅等介电层，且能够消除因导电图案导致的图案误对准。
文档编号H01L21/768GK1479364SQ0214216
公开日2004年3月3日 申请日期2002年8月29日 优先权日2002年8月29日
发明者彭俊宏, 吕秉铮, 颜文彬 申请人:矽统科技股份有限公司