采用多晶硅栅和金属栅器件的半导体芯片的制作方法

专利名称：采用多晶硅栅和金属栅器件的半导体芯片的制作方法
技术领域：
总的来说本发明涉及集成电路器件，特别涉及既具有纯多晶硅栅也具有纯金属栅的半导体芯片以及互补金属氧化物半导体(CMOS)器件。
背景技术：
多晶硅是应用于CMOS器件中的标准栅材料。采用多晶硅栅的CMOS器件制作工艺一直在发展着，并且目前在半导体工业中得到广泛的应用。使用多晶硅栅的优点在于能够经受高温。再有，按本发明所说的，源/漏和栅可以用自对准的方法同时进行掺杂然后形成硅化物。同时，应用本发明可以实现p-MOS和n-MOS的半带宽功函数。
然而，采用多晶硅栅也带来一些问题。例如，由于多晶硅耗尽效应以及相对较高的薄层电阻(大约150欧姆/方)，在沟道长度为0.1微米及以下时，常用于CMOS器件中的双多晶硅栅就会成为芯片特性的一个栅控因子(gating factor)。多晶硅栅的另一个问题是多晶硅栅中的掺杂剂，比如硼，可容易地扩散通过薄的栅介质而引致器件特性的进一步恶化。
在过去，以双金属栅结构方式形成CMOS器件的金属栅曾经是一个很大的挑战，这是因为集成工艺流程很复杂，而且工艺成本高。采用钨为PFET和NFET制作半带宽金属栅的常规方法可以得到较为简单的工艺流程。然而，这些方法不能得到所需要的低阈值电压。尽管对基片和阱进行反掺杂可以补偿这个要求，然而这样做会给器件的短沟道特性带来负面影响。专利号为6,049,114的美国专利“Semiconductor Device Having a Metal Containing LayerOverlaying a Gate Dielectric(具有含金属覆盖栅介质层的半导体器件)”给出了过渡性的解决办法，其完整的公开内容已在此被收录作为参考，它公开了使用金属硅化物层来控制功函数并得到较低电阻的栅接触。
一些常用的解决办法建议采用钼作为栅金属，并用离子注入氮来调试其功函数，例如在”New Paradigm of Silicon Technology(硅工艺的新范例)”，Tadahiro Ohmi等人，Proceedings of the IEEE，Vol.89，No.3，2001年3月，pp.394-412中所说的，其完整公开内容已在此被收录作为参考。再者，在”Dual-Metal Gate CMOSTechnology with Ultrathin Silicon Nitride Gate Dielectric(采用超薄氮化硅栅介质的双金属栅CMOS工艺)”，Yee-Chia Yeo等人，IEE Electron Device Letters，Vol.22，No.5，2001年5月，pp227-229中指导如何在氧气氛中用硅和碱金属的共同蒸发来制作低功函数化合物，其完整公开内容已在此被收录作为参考。
也还有一些常规方法指导选择性镀敷金属栅极。例如，在介质层上选择性地镀敷金属膜的一种方法在专利号为3,011,920的美国专利”Method of Electroless Deposition on a Substrate andCatalyst Solution Therefore(在一个基片上进行无电镀的方法及其催化溶液)”中得到了公开，其完整公开内容已在此被收录作为参考，它指出用一种胶体状金属的溶液来敏化基片，并用一种选择性溶剂以加速去除经过敏化的电介质基片的保护胶体的处理，然后在经过敏化的基片上用无电镀来淀积一个金属镀层。
还有，美国专利号为3,099,608，“Method of Electroplatingon a Dielectric Base(在介质基底上的电镀方法)”、专利号为4,569,743，“Method and Apparatus for the Elective，Self-Aligned Deposition of Metal Layers(金属层的选择性、自对准淀积方法及装置)”、以及专利号为6,153,935，“Dual EtchStop/Diffusion Barrier for Damascene Interconnections(用于镶嵌互连线的腐蚀终止/扩散阻挡双重作用层)”等所说的一些其它方法指出，在电介质层上预淀积一层导电类型金属薄膜，比如钯、铑、钌、钼、铟、锡或铝等，以提供一个导电基底，就可以在该导电基底上电镀诸如铜、金、铬、银、钴或镍等导电型金属，其完整公开内容已在此被收录作为参考。正如在美国专利号为6,153,935中所指出，在某些情况下，在导电基底和导电型金属之后可以淀积一个扩散阻挡层，以防止导电基底和导电型金属之间的相互作用。典型的导电金属扩散阻挡层包括Ni-P、Co-P、Ni-B、Co-B、Pd、Co(W)P和Co(W)B等。这些扩散阻挡层具有极佳的扩散阻挡特性和对介质材料极佳的附着性。
然而，现有技术解决方案无一例指导如何在同一芯片上既形成纯多晶硅栅也形成纯金属栅的方法。再者，现有技术无一例提供一种方法来解决如何在芯片的一部分可以采用可靠而成品率高的多晶硅栅，而芯片的其它部分则可采用高性能的短金属栅。

发明内容
鉴于上述以及其它的问题和缺点，以及常规半导体集成制作工艺的不足，就提出了本发明，而且本发明的一个目的是提供一种既含有纯多晶硅栅和也含有纯金属栅器件的半导体芯片的结构和方法。本发明的另一个目的是要提供一种简便的工艺流程，以便在同一芯片上实现共工艺(co-process)多晶硅栅和金属栅器件。本发明的又一个目的是要在采用两种不同栅材料来制作这种器件时共用多步工艺流程。本发明的再一个目的是要提供一种自对准、高分辨率的选择性金属镀敷技术，以便在完成高温工艺步骤之后制作金属栅。本发明的再另一个目的是要提供在同一集成电路芯片上形成多晶硅栅和金属栅的方法。本发明还有另一个目的，就是要对在芯片的一部分可以采用可靠和成品率高的多晶硅栅，而芯片的其它部分则可采用高性能的短金属栅的情况提供一个解决方案。
为要达到上述目的，按照本发明的一个方面，提供了在单一基片上，用单一的工艺流程来形成既含有金属栅和也含有多晶硅栅的半导体晶体管的方法。本方法在基片上形成一栅电介质层，并在栅氧化层上形成金属籽层。本方法将金属籽层刻制成图形，以便在基片上的金属栅的籽区中留下金属籽层材料。接着，本方法在基片上把多晶硅层制出多晶硅结构图形。
多晶硅结构的一些部分在金属栅籽区上含有牺牲的多晶硅结构，而多晶硅结构的其余部分则含有多晶硅栅。多晶硅栅的图形化在所有金属栅籽区上形成该牺牲的栅。随后，本发明形成侧墙隔层，以及邻近多晶硅结构的源区和漏区。然后，本发明保护多晶硅栅，除掉该牺牲的多晶硅结构，并对金属栅籽区进行镀敷以形成金属栅。侧墙隔层自对准金属栅。镀敷工艺形成纯金属的金属栅。会引致高于损坏所用金属的阈值温度的所有高温工艺都放在镀敷工艺之前进行。
这个工艺流程作出这样的一种结构，基片上有一第一区和一第二区，金属栅晶体管是在第一区里(金属栅晶体管具有纯金属栅)，而多晶硅栅晶体管是在第二区里(多晶硅栅晶体管具有多晶硅栅)。金属栅晶体管含有在基片上的一氧化层、第一氧化层上的一金属籽层，以及金属籽层上的纯金属栅。纯金属栅含有铜、金、铬、银、钴和镍中之一。金属籽层含有钌类的金属。多晶硅栅晶体管含有在基片上的氧化层和氧化层上的多晶硅栅。
这样，按照本发明，多晶硅栅器件是形成在可靠性比器件特性更为重要的区域，而在同一个制作流程中，金属栅是形成在特性是最重要的区域里。可靠性是最重要的区域的一个例子就是含有CPU宏(macro)和存储器宏的嵌入系统。在这里，存储器宏应具有在成品率、泄漏电流量和辐照效应等方面的高可靠性，这一点是很重要的。例如，一DRAM单元的转移栅带有一多晶硅栅来保证低的泄漏电流，使得单元的保持时间达到设计规范。而另一方面，CPU电路通过采用在低电压下工作的极短沟道的金属栅可以得到高的性能。这样，按照本发明，就揭示了一整套工艺流程，它把工艺的复杂性降到最低，并且获得了与常规技术相比相对较低的工艺总成本。
本发明有好几个好处。例如，本发明提供一种简单的工艺流程，使得在同一芯片上实现共工艺多晶硅栅和金属栅器件。本发明也提供了在采用两种不同栅材料来形成这类器件时共用多个工序的可能性。本发明提供一种自对准、高分辨率、有选择性的金属镀敷技术，以便在完成高温工艺时形成金属栅。这样，本发明就提供了一种方法来解决当芯片的一部分可以采用可靠而成品率高的多晶硅栅时，芯片的其它部分则采用高性能的短沟道金属栅的情况。


参照附图并从下面对本发明的优选实施方案的详细描述，就会对上述和其它的目的、情况以及优点等得到更好的了解，其中图1是部分完成的半导体器件的示意图；图2是部分完成的半导体器件的示意图；图3是部分完成的半导体器件的示意图；图4是部分完成的半导体器件的示意图；图5是部分完成的半导体器件的示意图；图6是部分完成的半导体器件的示意图；图7是部分完成的半导体器件的示意图；
图8是部分完成的半导体器件的示意图；图9是部分完成的半导体器件的示意图；图10是部分完成的半导体器件的示意图；图11是部分完成的半导体器件的示意图；图12是部分完成的半导体器件的示意图；图13是部分完成的半导体器件的示意图；图14是全部完成的半导体器件的示意图；图15是说明本发明的一个优选方法的工艺流程图。
具体实施例方式
按照本发明，把一些多晶硅栅用低薄层电阻的金属栅来取代，常规的问题就得到解决了。本发明采用特定材料以实现恰当的功函数。例如，Ni、TaN、RuO、MoN等金属栅与P-型掺杂的多晶硅更为相容，而Ru、Ta、TaSi金属栅与N-型掺杂的多晶硅更为相容。
因此按照本发明，一个纯多晶硅栅器件是在可靠性比器件特性更为重要的区域中作出。再者，按照本发明，采用了一整套工艺流程，它把工艺的复杂性降到最低，并获得了与常规技术相比相对较低的工艺总成本。
现在参照附图，特别是图1至15，这里展示了一半导体器件1的优选实施方案，以及其按照本发明的制作方法。特别要指出的是，如图1所示，在一半导体基片100上制出一浅沟槽图形。该浅沟槽图形化作成了图形化的区105、106。
然后，图2示出器件1在已经刻蚀出的浅的图形化的沟槽105、106中分别填充以比如CVD氧化物的介质材料205、206之后的情况。接着，用化学机械抛光工艺和腐蚀工艺，使氧化层205、206的表面轻微地凹进。在紧接着的清洁处理工序之后，在暴露的硅表面100上生长一个薄的热氧化层210。
图3中，示出了一CVD氮化物层220被淀积在热氧化层210和介质材料205、206上。如图3所示，浅沟槽区105、106中的氮化物层220的上表面225、226是在浅沟槽区105、106以外的同一氮化物层220的上表面202之下的。
接着，图4示出器件1经过另一个化学机械抛光工序以去除浅沟槽区105、106以外的氮化物层220之后的情况。这个工序只留下在浅沟槽区105、106内的氮化物膜220。
如从图5所见，在器件1顶部淀积一个例如钌或任何其它同类金属等的金属引晶层230。把金属引晶层230制出图形，使得它在准备作出多晶硅栅的区域2被去除掉，而保留在准备作出金属栅的区域3中。然后，在金属引晶层230之上淀积一CVD多晶硅层240。用一个氮化物掩模保护在多晶硅栅区2内的多晶硅层240的部分。多晶硅层240没有被保护的部分(举例来说在金属栅区3处)则被氧化。
图6示出了所说的结构在进行了图形化工艺之后，在多晶硅栅区2中作出了一多晶硅栅255，以及在金属栅区3作出了一虚置栅250(已经氧化的多晶硅)的情况。这个图形化工艺包括一个刻蚀工序，它同时也去除了没有得到虚置栅250所保护的部分中的薄金属引晶层230。
然后，如图7所示，在整个器件1的顶部上淀积一薄氧化层260。在图8中，对多晶硅栅2和金属栅3器件的源结和漏结275、270分别进行注入，包括p-型和n-型LDD掺杂，比如离子注入In或B或BF2，能量水平为2-10keV，剂量为1×1013-1×1014离子/cm2。
如图9所示，本发明在多晶硅区2和金属栅区3中在栅结构250、255周围形成氮化物隔层280。图10示出了以较高电压和剂量所形成的深源漏掺杂290、291。例如，可以用B或BF2，以5-60keV的能量水平和2×1015-8×1015离子/cm2的剂量来进行离子注入而实现p-型掺杂。可以用砷或磷代替上述离子，并以2-100keV的能量而实现n-型掺杂。也许需要用不只一个阻挡掩模来进行在不同区域中的不同注入。在离子注入工艺之后，在一设定的时间期间内进行快速热退火工艺(例如，在900℃-1050℃的温度范围)，以便激活和驱动掺杂剂以形成扩散结区290、291。进行到整个工艺流程的这一步，多晶硅栅器件2就被认为已经完成了，而金属栅器件3则仍然需要如下的工艺。
接着图11示出了使用一个阻挡掩模305(光刻胶)来覆盖已经完成了的多晶硅栅区2。然后，采用比如CDE腐蚀(化学顺流腐蚀chemical downstream etching)的选择性腐蚀来去除所有暴露的氧化物材料210，包括在虚置栅250顶部上的薄氧化物膜260和虚置栅250本身。氮化物隔层280以及保留在浅沟槽区105、106顶部上的氮化物层220则分别被用来自对准栅区310，和保护源区和漏区205、206。经过腐蚀之后，在栅区301处的引晶层230上面留下一个空隙300。
图12示出经过选择性金属镀工艺后的结构。特别指出的是，镀金属引晶层使空隙300填满金属。这样，金属栅就好比用纯金属所作成(它可以是单一类型的金属或者一种合金)。例如，金属栅材料310包括纯铜、金、铬、银、钴、镍等。这与具有金属/多晶硅混合栅的结构相比是优越的，因为纯金属栅比金属和多晶硅的混合栅显示更高的性能。再者，这个镀敷工艺以自对准工艺而只在金属引晶层230之上形成金属310，而无需使用掩模。金属栅的形状也是由氮化物隔层280来自对准，这样可以作成很窄的栅301。接着就是去除阻挡掩模305。工艺流程到了这一步，认为金属栅区3就完成了。
然后，如图13所示，在器件1的顶部形成一个比较厚的绝缘材料层368，这包括多晶硅栅结构2以及金属栅结构3。图14示出了器件1在使用常规接触点和金属互连而作成接触点S2、G2、D2和S3、G3、D3之后的情况，这分别表示多晶硅栅器件2以及金属栅器件3的源、栅和漏的接触点。
按照本发明，纯金属栅和纯多晶硅栅的CMOS器件可以在同一个半导体基片上形成。本发明的一个优点在于在所有有可能损坏金属栅的高温工艺(比如注入和退火工艺)过程中都使用了虚置栅结构250。在高温工艺之后，就去除虚置结构250，并用选择镀工艺用金属栅301取代它。这样就减少了工序和降低了成本。
图15示出一个流程图，指出了本发明的一个优选方法。特别是1500项中，本发明在基片上形成一个栅介质层，以及1502项，在栅介质层上形成金属籽层。本发明将金属籽层作成图形(1504)，保留基片上的金属栅籽区中的金属籽材料。然后，本方法把基片上的一多晶硅层(1506)作成多晶硅结构图形。一些多晶硅结构包括在金属栅籽区上的牺牲的多晶硅结构，而多晶硅结构的其余部分则含有多晶硅栅。图形化多晶硅栅在所有的金属栅籽区上形成了牺牲的栅。接下去，本发明形成侧墙隔层，以及与多晶硅结构相邻的源区和漏区(1508)。然后，本发明保护多晶硅栅(1510)，除掉牺牲的多晶硅结构(1512)，并对金属栅籽层区进行镀敷以形成金属栅(1514)。侧墙隔层自对准该金属栅。镀敷工艺形成了纯金属的金属栅。把所有具有高于足以损坏所用金属的阈值温度的高温工艺都放在镀敷工艺之前进行。
本发明具有几个优点。比如说，本发明以一种常规的，非镶嵌工艺既提供纯多晶硅和也提供纯金属栅器件。采用非镶嵌工艺，就可以采用比使用镶嵌工艺制作结构时所用的栅绝缘体的介电常数更低的栅绝缘体作为栅介质。较低介电常数的栅绝缘体可以避免一些用镶嵌工艺形成的结构所遇到的大电容问题。本发明的另一个优点在于提供了自对准、高分辨率、选择性金属镀工艺以便在完成高温工序之后形成金属栅。这就由于降低了与热有关的金属缺陷而提高成品率。这样，本发明就在芯片的一个部分提供了可靠、高成品率的纯多晶硅栅，而在芯片的另一部分采用高性能、短沟道的纯金属栅。
虽然前面使用了优选的实施方案来叙述本发明，但本领域的技术人员会知道，在后附的权利要求的精神和范围之内，是可以对本发明加以修改再予以实施的。特别是，虽然例图中只画出单一个半导体器件，但本领域的技术人员会知道，这些例图是可以扩展到任何类似设计的器件的，包括互补金属氧化物半导体(CMOS)器件等。
权利要求
1.一种半导体器件，它含有具有一第一区和一第二区的一基片；在所述第一区中的一纯金属栅器件；以及在所述第二区中的一多晶硅栅器件。
2.权利要求1的半导体器件，其中所述纯金属栅器件含有在所述基片上的一氧化层；在所述第一氧化层上的一金属籽层；以及在所述金属籽层上的一纯金属栅。
3.权利要求2的半导体器件，其中所述纯金属栅包含铜、金、铬、银、钴和镍中之一。
4.权利要求2的半导体器件，其中所述金属籽层含有钌类金属。
5.权利要求1的半导体器件，其中所述多晶硅栅器件含有在所述基片上的一氧化层；以及在所述氧化层上的一多晶硅栅。
6.一种半导体器件，它含有具有一第一区和一第二区的一基片；在所述第一区中的一金属栅晶体管，所述金属栅晶体管具有一纯金属栅；以及在所述第二区中的一多晶硅栅晶体管，所述多晶硅栅晶体管具有一多晶硅栅。
7.权利要求6的半导体器件，其中所述金属栅晶体管含有在所述基片上的一氧化层；在所述第一氧化层上的一金属籽层；以及在所述金属籽层上的所述纯金属栅。
8.权利要求6的半导体器件，其中所述纯金属栅含有铜、金、铬、银、钴和镍中之一。
9.权利要求6的半导体器件，其中所述金属籽层含有钌类金属。
10.权利要求6的半导体器件，其中所述多晶硅栅晶体管含有在所述基片上的一氧化层；以及在所述氧化层上的一多晶硅栅。
11.以单一工艺流程在单一基片上形成既具有金属栅和也具有多晶硅栅的半导体器件的一种方法，所述方法包含在所述基片上把金属籽层制成图形，使得在所述基片上的金属栅籽区内留下金属籽材料；在所述基片上把多晶硅层制成多晶硅结构图形，使得所述多晶硅结构的一些部分包含在所述金属栅籽区上的牺牲的多晶硅结构，而所述多晶硅结构的其余部分则含有所述多晶硅栅；保护所述多晶硅栅；去除所述牺牲的多晶硅结构；以及对所述金属栅籽区进行镀敷以形成所述金属栅。
12.权利要求11的方法，还含有在所述基片上形成一栅介质层；在所述栅氧化层上形成所述金属籽层；以及在所述栅氧化层和所述金属栅籽区上形成所述多晶硅层。
13.权利要求11的方法，还包含邻近所述多晶硅结构形成侧墙隔层，其中在进行所述镀敷工艺中，所述侧墙隔层自对准所述金属栅。
14.权利要求11的方法，其中所述多晶硅栅的所述图形化在所有所述金属栅籽区上形成所述牺牲栅。
15.权利要求11的方法，其中所述镀敷工艺形成纯金属的所述金属栅。
16.权利要求11的方法，还包含进行热处理工艺，其中所述热处理工艺是在所述镀敷工艺之前进行。
17.一种以单一工艺流程在单一基片上形成既具有金属栅也具有多晶硅栅的半导体晶体管的方法，所述方法包含在所述基片上将一金属籽层制成图形，使得在所述基片上的金属栅籽区中留下金属籽材料；在所述基片上将一多晶硅层制成多晶硅结构的图形，使得所述多晶硅结构一些部分包含在所述金属栅籽区上的牺牲的多晶硅结构，而所述多晶硅结构的其余部分则含有所述多晶硅栅；邻近所述多晶硅结构形成源区和漏区；保护所述多晶硅栅；去除所述牺牲的多晶硅结构；以及对所述金属栅籽区进行镀敷以形成所述金属栅。
18.权利要求17的方法，还包含在所述基片上形成一栅介质层；在所述栅氧化层上形成所述金属籽层；以及在所述栅氧化层和所述金属栅籽区上形成所述多晶硅层。
19.权利要求17的方法，还包含邻近所述多晶硅结构形成侧墙隔层，其中在所述镀敷过程中所述侧墙隔层自对准所述金属栅。
20.权利要求17的方法，其中所述多晶硅栅的所述图形化在所有所述金属栅籽区上形成所述牺牲栅。
21.权利要求17的方法，其中所述镀敷工艺形成纯金属的所述金属栅。
22.权利要求17的方法，还包含进行热处理工艺，其中所述热处理工艺是在所述镀敷工艺之前进行的。
全文摘要
使用单一工艺流程在单一基片上作成有金属栅和多晶硅栅的晶体管的一种半导体结构(及其制作方法)。该方法在基片上形成栅介质层并在栅氧化层上形成金属籽层。将金属籽层图形化以在基片上的金属栅籽区中留下金属籽材料。将基片上的多晶硅层图形化为多晶硅结构。多晶硅结构的一部分在金属栅籽区上含牺牲多晶硅结构，多晶硅结构的其余部分含多晶硅栅。多晶硅栅的图形化在所有金属栅籽区上形成牺牲栅。形成侧墙隔层以及邻近多晶硅结构的源区和漏区。保护多晶硅栅，去除牺牲多晶硅结构，并把金属栅籽区进行镀敷以形成金属栅。侧墙隔层自对准金属栅。镀敷工艺形成纯金属金属栅。所有高于对所用金属有损坏的阈值温度的热处理都在镀敷工艺之前进行。
文档编号H01L21/8238GK1481025SQ0312750
公开日2004年3月10日 申请日期2003年8月5日 优先权日2002年8月6日
发明者L·A·克莱文格, L·L·许, 黄洸汉, L A 克莱文格, 许 申请人:国际商业机器公司