专利名称：垂直式快闪存储器的结构及其制造方法
技术领域：
本发明涉及一种快闪存储器的结构改进及其制作工艺，特别是一种垂直式快闪存储器的结构及其制造方法。
背景技术：
半导体制作工艺的趋势不断朝向提升结构封装密度发展，因此元件的设计便不断朝向节省空间的观念演进。致力于缩小各元件的大小，使得集成度提升。为了将元件缩小，元件的尺寸已被缩小至次微米或纳米的范围。非挥发性存储器的制造亦随着趋势缩小元件尺寸，非挥发性存储器包含不同型式的元件，例如PROM(可编程只读存储器)、EPROM(可抹除可编程中读存储器)、FLASH(快闪存储器)、EEPROM(电可抹除可编程只读存储器)。快闪存储器包含一可以储存电荷的浮置栅极以及控制极。而可携式电脑与电信工业已成为半导体集成电路设计技术的主要驱动力。例如，快闪存储器可以应用在电脑中的基本输出系统(BIOS)，高密度非挥发性存储器的应用范围则包含可携式终端设备中的大容量存储装置。目前的低电压快闪存储器通常在3到5伏特的操作下对浮置栅极进行充电或放电动作，此外，应用于电子式可编程只读存储器(ROM)均利用到某些程度的Fowler-Nordheim隧穿效应，其中冷电子隧穿硅与二氧化硅界面的垫垒而进入氧化传导带，当一电压施于栅极，电荷隧穿薄的二氧化硅层。编程与抹除的方法有许多种，通常利用控制其材、漏要、源极与栅极的电位。在秣除模式中，则将电子放射出来。
现有技术的快闪存储器的截面包含浮置栅极(floating gate)、控制栅极(control gate)、字线(word line)、位线(bit line)以及源极线。漏极与源极区域一般采用离子布植技术植入杂质。最常见的形态为分闸(splitgate)以及叠闸(stacked gate)动态结构。所谓叠闸是指控制极(controlgate)堆叠在浮置栅极(f_oating gate)之上，其通道几近平行于芯片(wafer)表面。而分闸结构则是两栅极分离配置，但其通道仍然是平行于芯片(wafer)表面。
发明内容
本发明将采用一种完全不同于上述通道平行于芯片(wafer)的概念，而是一种全新概念以及架构来解决现有技术所存在的缺陷，亦即本发明的通道几乎近于垂直于芯片(wager)表面。
本发明的目的是提供一种垂直式快闪存储器架构，其通道是藉几乎近于垂直于芯片(wafer)表面。
本发明的目的是利用硅蚀刻技术形成具有量子井(quantum well)的垂直式快闪存储器。
本发明公开的非挥发性存储器，一种形成垂直式存储器的方法，其特点包含下列步骤利用蚀刻掩膜(etching mask)蚀刻底材形成一凹陷区域以利于制作漏极与源极区域；利用离子布植(ion implantation)植入离子进入该凹陷区域的上述底材中的特定深度以形成该漏极与源极区域；回填第一绝缘材料在该底材之上并完全覆盖该凹陷区域；去除部分该第一绝缘材料至该底材表面；继续蚀刻该上述第一绝缘材料以曝露出部分的凹陷区域以残留一部分该第一绝缘材料于该漏极与源极区域；形成氧化层在被曝露的该凹陷区域壁面；形成散射状的硅颗粒(scattered Si particle)于该氧化层的垂直表面上作为浮置栅极(floating gate)；沉积一第二绝缘层于该散射状的硅颗粒上；形成控制极导电层于第于绝缘层垂直表面以作为控制极(controlgate)；形成第三绝缘层于该凹陷区域用以作为绝缘材料；以化学机械研磨法去除部分第三绝缘层至底材表面；以选择性蚀刻法去除部分的上述散射状的硅颗粒以及控制极导电层以定义出适合的通道长度(channel length)；
以第四绝缘材料填入被蚀刻的部分；以化学机械研磨法去除部分第四绝缘层至该底材表面；以及形成导电层图案于该底材之上作为漏极区域(drain)。
其中去除上述的第一绝缘层包含采用回蚀刻(etching gack)法。或是化学机械研磨法(CMP)。第一绝缘材料可以为氧化硅或是SOG(spin on glass旋涂式玻璃)所组成。上述的散射状硅颗粒的形成条件可以为在温度580℃下，气压约为0.2torr通入SiH4形成。其中上述的第二绝缘层包含NO或是ONO。控制极导电层材料包含非晶形硅。漏极区域可以采用钨金属材料。
本发明的垂直式快闪存储器，其特点包含底材，包含凹陷区域以利于制作漏极与源极区域；掺杂区域，以离子布植进入该凹陷区域的上述底材中；第一绝缘材料，形成于该底材之上并完全覆盖该凹陷区域；氧化层，形成在该凹陷区域垂直壁面；散射状硅颗粒(scattered Si particle)，形成于该氧化层的垂直表面上作为浮置栅极(floating gate)；第二绝缘层，位于该散射状硅颗粒之上；控制极导电层，形成于第二绝缘层垂直表面以作为控制极(control gate)；导电层图案，于该底材之上作为漏极区域(drain)。
本发明的较佳实施例将于往后的说明文字中辅以下列图形作更详细的阐述图1为根据本发明所形成的凹陷区域截面图。
图2为根据本发明所形成漏极与源极的剖面图。
图3为根据本发明所蚀刻的绝缘层的剖面图。
图4为根据本发明所形成的散射状硅以及控制极的截面衅。
图5为根据本发明的选择性蚀刻定义通道长度的截面图。
图6为根据本发明所形成漏极的截面图。
图7为显示本发明的抹除以及编程状态的电流电压特性图。
图8为显示本发明的抹除状态下的特性图。
具体实施例方式
本发明提供一崭新方法用以制造非挥发性快闪存储器。其特点之一包含其通道几乎近于垂直于芯片表面，与现有技术完全不同。但是以下的说明只是作为一个实施例，并非用以限定本发明，本发明的实施例配合附图详细说明如下。
本发明的制作工艺请参阅图1，首先提供一半导体底材(substrate)，如图1所示，在较好实施例中，底材2为结晶面向<100>或<111>的单晶硅。分别在底材中制作P型井或N型井(未图示)，首先利用蚀刻掩膜(etchingmask)以蚀刻法蚀刻底材2形成凹陷区域4以利于制作漏极与源极区域。之后，利用离子布植(ion implantation)植入凹陷区域4的底材2中特定深度形成漏极与源极区域6。随后，回填一绝缘材料8在底材2之上并完全覆盖该凹陷区域4，再以回蚀刻(etching gack)或化学机械研磨法(CMP)去除部分绝缘材料8至底材2表面，如图2所示。上述的绝缘材料8可以为氧化硅或是SOG(spin on glass旋涂式玻璃)所组成。继续蚀刻上述绝缘材料8以曝露出部分的凹陷区域4以残留一部分绝缘材料8在漏极与源极区域6，如图3所示。以一实施例而言，残留绝缘材料8厚度约为0.1微米。
请参阅图4，以氧化制作工艺在被曝露的凹陷区域4壁面氧化层10。氧化层一般可以在摄氏温度约700至1100度之下在氧环境中以热氧化法长成。之后再在氧化层10垂直表面上形成散射状的硅颗粒(scattered SiParticle)12作为浮置栅极(floating gate)。散射状的硅颗粒12的形成条件可以为在温度580℃下，气压约为0.2乇(torr)通入SiH4形成。之后，沉积一ON或是ONO材料的膜层14于散射状硅颗粒12之上作为inter-polydielectric。完成上述ON沉积后便沉积一非晶形硅层16于ON层14垂直表面以作为控制极(control gate)。最后沉积一绝缘层18于凹陷区域4用以作为绝缘材料。之后以化学机械研磨法去除部分绝缘层18至底材2表面。
参阅图5，以选择性蚀刻法去除部分散射状硅颗粒12以及非晶形硅层16以定义出适合的通道长度(channel length)。随后，以绝缘材料填入被蚀刻的部分。同理，以化学机械研磨法去除部分绝缘层10至底材2表面。如图6所示。之后，形成导电层图案22在底材2之上且横跨两存储单间，以作为漏极区域(drain)。以一较好实施例，可以采用钨金属材料。
因此依据图6的架构，本发明的垂直式快闪存储器，其特点包含底材，包含凹陷区域以利于制作漏极与源极区域；掺杂区域，以离子布植进入该凹陷区域的上述底材中；第一绝缘材料，形成在该底材之上并完全覆盖该凹陷区域；氧化层，形成在该凹陷区域垂直壁面；散射状的硅颗粒(scattered Siparticle)，形成于该氧化层的垂直表面上作为浮置栅极(floating gate)；第二绝缘层，位于该散射状硅颗粒之上；控制栅极导电层，形成于第二绝缘层垂直表面以作为控制极(control gate)；导电层图案，于该底材之上作为漏极区域(drain)。
本发明提供一崭新方法以及结构用以制造非挥发性垂直式快闪存储器。其特点之一包含其通道几乎近于芯片表面，与现有技术完全不同。图6以及图7为本发明的电性特征。图7为本发明的抹除以及编程状态的电流电压特性图。图8显示本发明的抹除状态下的特性图。两者显示本发明的可实施性以及优异的特性表现。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的保护范围内。
权利要求
1.一种形成垂直式快闪存储器的方法，其特征包括下列步骤利用蚀刻掩膜蚀刻底材形成一凹陷区域以利于制作漏极与源极区域；利用离子布植植入离子进入该凹陷区域的上述底材中特定深度以形成该漏极与源极区域；回填第一绝缘材料于该底材之上并完全覆盖该凹陷区域；去除部分该第一绝缘材料至该底材表面；继续蚀刻该上述第一绝缘材料以曝露出部分的凹陷区域以残留一部分该第一绝缘材料于该漏极与源极区域；形成氧化层在被曝露的该凹陷区域表面；形成散射状硅颗粒于该氧化层的垂直表面上作为浮置栅极；沉积一第二绝缘层于该散射状硅颗粒之上；形成控制极导电层于第二绝缘层垂直表面以作为控制极；形成第三绝缘层于该凹陷区域用以作为绝缘材料；以化学机械研磨法去除部分第四绝缘层至该底材表面；以及形成导电层图案于该底材之上作为漏极区域。
2.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述的去除上述的第一绝缘层包含采用回蚀刻法。
3.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述去除上述的第一绝缘层包含化学机械研磨法。
4.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述第一绝缘材料可以为氧化硅或是SOG所组成。
5.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述残留第一绝缘材料的厚度约为0.1微米。
6.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述氧化层是以热氧化制作工艺形成。
7.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述散射状硅颗粒的形成条件可以为在温度580℃下，气压约为0.2torr通入SiH4形成。
8.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述第二绝缘层包括NO。
9.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述第二绝缘层包含ONO。
10.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述控制极导电层材料包含非晶形硅。
11.如权利要求1所述的形成垂直式快闪存储器的方法，其特征在于，所述漏极区域可以采用钨金属材料。
14.一种垂直式快闪存储器，其特征包括底材，包括凹陷区域以利于制作漏极与源极区域；掺杂区域，以离子布植进入该凹陷区域的上述底材中；第一绝缘材料，形成于该底材之上并完全覆盖该凹陷区域；氧化层，形成在该凹陷区域垂直壁面；散射状硅颗粒，形成于该氧化层的垂直表面上作为浮置栅极；第二绝缘层，位于该散射状硅颗粒之上；控制极导电层，形成于第二绝缘层垂直表面以作为控制极；导电层图案，于该底材之上作为漏极区域。
15.如权利要求14所述的垂直式快闪存储器，其特征在于，所述散射状硅颗粒的形成条件可以为在温度580℃下，气压约为0.2torr通入SiH4形成。
16.如权利要求14所述的垂直式快闪存储器，其特征在于，所述第二绝缘层包含NO。
17.如权利要求14所述的垂直式快闪存储器，其特征在于，所述第二绝缘层包含ONO。
18.如权利要求14所述的垂直式快闪存储器，其特征在于，所述控制闸极导电层材料包含非晶形硅。
19.如权利要求14所述的垂直式快闪存储器，其特征在于，所述漏极区域可以采用钨金属材料制成。
全文摘要
一种垂直式快闪存储器结构及制造方法，利用蚀刻掩膜蚀刻底材形成凹陷区，并布植离子至凹陷区特定深度深度而形成漏极与源极区。回填第一绝缘材料全覆盖凹陷区，去除部分第一绝缘材料至底材表面，再蚀刻第一绝缘材料曝露部分凹陷区，残留部分第一绝缘材料于漏极与源极区。在曝露的凹陷区壁面形成氧化层，在该氧化层垂直表面形成硅颗粒作为浮置栅极，且在其上沉积第二绝缘层。并在其垂直表面形成控制极导电层作为控制极。在该凹陷区形成第三绝缘层，以CMP去除部分第三绝缘层至底材表面，以选择性蚀刻去除部分硅颗粒及控制极导电层，定义出通道长度。以第四绝缘层材料填入被蚀刻部分，再以CMP在其上形成导电层图案作为漏极区。
文档编号H01L21/8239GK1601726SQ0315128
公开日2005年3月30日 申请日期2003年9月28日 优先权日2003年9月28日
发明者三重野文健 申请人:中芯国际集成电路制造(上海)有限公司