专利名称：一种单板在位指示电路的制作方法
技术领域：
本实用新型涉及信号装置，尤其涉及一种通信系统中的单板在位指示电路。
背景技术：
通信系统是在通信网中完成特定功能的设备，在通信系统中，主控板是系统的核心，完成整个系统的控制功能，线路板是完成报文处理功能的单板，对外提供各种接口，背板用来连接线路板和主控板，可以为系统提供电气连接。
通常在通信系统中，为了对某个槽位的单板进行控制和管理，需要提供单板在位指示信号来明确单板是否在位；同时，为避免因单板未插稳而导致的系统不稳定，还需要有单板插稳指示信号来指示单板是否已经完全插入槽位，并接触良好。
如图1所示为现有的单板在位指示电路图，线路板一般通过背板连接器插接在背板上，在现有方案中，从线路板两端的背板连接器分别引一根插稳指示信号线(插稳指示A、插稳指示B)到控制逻辑的管脚上，在背板上与两端背板连接器对应处分别接地(GND)，两个插稳指示信号在送入控制逻辑前分别通过上拉电阻与电源(Vcc)相连作电平上拉处理，线路板CPU读取控制逻辑上相应两位的值，如果等于00，则认为线路板已插稳，否则认为未插稳。当判断线路板插稳后，再由线路板CPU写控制逻辑的寄存器，使从另一管脚输出的在位指示信号变低，表示线路板已在位。在位指示信号通过上拉电阻与电源(Vcc)相连作电平上拉处理后通过线路板中间的背板连接器送到主控板。
现有技术的这种在位指示电路设计思路不够简洁，需要CPU多次对控制逻辑进行读写，增加了不可靠因素，而且占用了控制逻辑三个输入输出(IO)管脚，浪费了资源。
实用新型内容本实用新型所要解决的技术问题是克服现有的单板在位指示电路需要CPU多次读写带来的稳定性差，以及占用控制逻辑三个管脚所带来的资源浪费的不足，提供一种简洁、可靠的单板在位指示电路，不但增加单板稳定性，而且减少逻辑资源的消耗。
本实用新型为解决上述技术问题所采用的技术方案为这种单板在位指示电路，从单板两端的母板连接器上分别引出插稳指示信号线，其特征在于单板两端的插稳指示信号线直接相连，母板上与所述的母板连接器对应处，一端接地，另一端输出在位指示信号，在位指示信号经电平上拉后送往单板控制逻辑。
所述的在位指示信号通过单板上的母板连接器送往单板控制逻辑。
所述的在位指示信号同时还通过母板送往主控板，并在主控板上进行电平上拉。
所述的在位指示信号通过上拉电阻与电源相连来进行电平上拉。
本实用新型的有益效果为本实用新型简化了现有的单板在位指示电路，去除了冗余设计，通过单板插稳信号直接控制单板在位信号，而不需要CPU来控制单板在位信号的状态，要判断单板是否在位插稳，本板和主控板都只需读一次单板在位信号的状态，减少了CPU的操作，提升了单板稳定性，同时，本实用新型只占用控制逻辑的一个IO管脚，减少了系统资源的消耗，而且减少了上拉电阻的数量，这样，有利于提高单板的加工直通率。
图1为现有的单板在位指示电路图；图2为本实用新型单板在位指示电路图。
具体实施方式
为使本实用新型所要解决的技术问题、技术方案及优点更清楚明白，下面根据附图和实施例对本实用新型作进一步详细说明如图2所示为本实用新型单板在位指示电路图，从线路板两端的背板连接器分别引一根插稳指示信号线(插稳指示A、插稳指示B)，在本板(即线路板)上将两根插稳指示信号线直接相连，在母板(即背板)上与插稳指示A相对应的背板连接器处直接接地(GND)，与插稳指示B相对应的背板连接器处输出在位指示信号，在位指示信号通过线路板中间的背板连接器送往本板控制逻辑，当然也可以通过线路板两端的背板连接器送往本板控制逻辑，同时在位指示信号经过背板送往主控板，在位指示信号在本板和主控板上分别通过上拉电阻与电源(Vcc)相连作电平上拉处理。可以看出(1)当线路板未插入背板时，送往主控板的在位信号由于主控板的上拉而保持为“1”；(2)当线路板插入背板，但未插稳时，不管是哪一侧的接插件未接触好，由于没有直接与GND相连，送往本板控制逻辑和主控板的在位信号仍将为“1”；(3)只有当线路板完全插稳时，由于插稳指示A在背板上直接接地，线路板在位信号才为“0”，表示线路板已完全在位插稳。
本实用新型将插稳信号与在位信号结合到一起，通过插稳信号来直接控制单板在位信号，而不需要CPU来控制单板在位信号的状态，大大简化了设计。
权利要求1.一种单板在位指示电路，从单板两端的母板连接器上分别引出插稳指示信号线，其特征在于单板两端的插稳指示信号线直接相连，母板上与所述的母板连接器对应处，一端接地，另一端输出在位指示信号，在位指示信号经电平上拉后送往单板控制逻辑。
2.根据权利要求1所述的单板在位指示电路，其特征在于所述的在位指示信号通过单板上的母板连接器送往单板控制逻辑。
3.根据权利要求1或2所述的单板在位指示电路，其特征在于所述的在位指示信号同时还通过母板送往主控板，并在主控板上进行电平上拉。
4.根据权利要求3所述的单板在位指示电路，其特征在于所述的在位指示信号通过上拉电阻与电源相连来进行电平上拉。
专利摘要一种涉及通信系统的单板在位指示电路，从单板两端的母板连接器上分别引出插稳指示信号线，单板两端的插稳指示信号线直接相连，母板上与所述的母板连接器对应处，一端接地，另一端输出在位指示信号，在位指示信号通过上拉电阻与电源相连作电平上拉处理后，送往单板控制逻辑，同时在位指示信号还通过母板送往主控板，并在主控板上作电平上拉处理。本实用新型克服了现有的单板在位指示电路需要CPU多次读写带来的稳定性差，以及占用控制逻辑三个管脚所带来的资源浪费的不足，提供了一种简洁、可靠的单板在位指示电路，不但增加了单板稳定性，而且减少了逻辑资源的消耗。
文档编号H01R12/18GK2641857SQ0327593
公开日2004年9月15日 申请日期2003年7月4日 优先权日2003年7月4日
发明者涂勇, 方庆银 申请人:华为技术有限公司