专利名称：形成极限尺寸的电连接装置的方法及包含该装置的器件的制作方法
技术领域：
本发明涉及形成“极限”尺寸的电连接装置的方法以及包含这种连接装置的器件。“极限”尺寸理解为这样的尺寸，该尺寸比可通过通常用于定影图形的光刻技术获得的尺寸小，且比微电子部件或电路的尺寸小。例如，如果其尺寸中的至少一个，例如，长度、宽度或直径小于0.1μm，则该部件的一部分被认为具有极限尺寸。
本发明可用于实现电子电路，且特别可用于实现高集成CMOS电路(互补金属氧化物半导体电路)。利用本发明特别有利于实现连接装置，例如接触垫、导体线路或层之间的通路。
在微电子领域接触垫的实现包括沉积导电材料层，该导电材料层将与部件或电路的一部分电接触。然后使用其本身是已知的光刻技术使这一层成形。
日本专利文献JP-A-10150104中描述了一种形成通路的方法。通路被覆盖一层多晶硅以减小其直径。然后该层被氧化。所引用的文献虽然预计可减小通路的直径，但是并不能从根本上减小衬底表面上的接触的整体尺寸。而且，多晶硅层的氧化步骤对之前在衬底中形成的任何部件都造成有害的制约。实际上，多晶硅层的氧化的步骤需要热处理，该热处理能够影响或改变部件的特性。不仅由于温度的影响会发生退化，而且由于不同的膨胀系数和机械应力导致的效果也会发生退化。
因此由执行该方法的步骤引起的制约导致部件的特性以及最终性能不稳定，并且对其生产的重复性有害。
本发明的一个目的是提出一种实现连接装置的方法，该方法使衬底上的电子电路的集成密度显著增加，并同时使其尺寸减小。
本发明的一个显著目的是将连接装置的尺寸减小到等于或小于光刻技术所限制的值。
本发明的另一目的是提出了一种能够以可靠、经济且可再现的方式执行的方法。
最后，本发明的一个目的是提出一种具有集成电路器件的器件，其中集成电路器件的制造方法具有上述优点。
上面阐明的技术问题通过权利要求1的方法解决。将该方法的步骤d和f结合的安排使得嵌入的连接装置至少有一个尺寸等于孔的尺寸，该孔的尺寸已经被侧面的隔离物的厚度减小。当该孔的尺寸接近光刻技术的极限蚀刻尺寸时，连接装置的对应尺寸最终将小于该极限。步骤f的处理使能获得平坦表面，从而使导电材料与凹槽的边缘齐平。导体材料或被保留的材料优选例如铜或铝的金属。
执行本发明的方法可以实现不同类型的连接装置。接触垫代表这方面的第一个例子。这种垫与衬底的有源部分，即包括部件的部分电接触。为了实现接触垫，从顶到底地蚀刻介电材料中间层从而露出位于孔下面的衬底。然后孔以例如凹形井的形式出现。也可以简单地提供横穿介电中间层的井以互联位于该中间层两侧的两层或导电层的两部分。
该连接装置也可以具有互联线路的形式，该互联线路使电路的不同部分互联或者使不同接触垫互联。为了实现线路，在中间层中蚀刻凹槽，所述凹槽的路线对应于该线路需要的路线。该凹槽不必要延伸穿透中间层。
本发明还涉及集成电路器件，该集成电路器件包含嵌入接收层的孔中并与孔的边缘齐平的连接装置，该孔的侧壁被绝缘的侧向隔离物覆盖。所述装置可以通过上述方法获得。与该器件的实现的特殊性相对应，该连接装置可以包含有至少一个尺寸小于0.1μm的图形。
参照附图，通过下面的详细描述本发明的其它特征和优点将变得明显，附图未按统一比例画。下面的描述只是示例性的，并不带有局限性。
图1是衬底的局部剖面图，并示出了形成连接装置的方法的第一步；图2、3和4是图1中的衬底的局部剖面图，并说明了用于容纳导电材料的介电材料层的制备，以及图5和6是图4中的衬底的局部剖面图，并说明了导电材料的成形。
图1中的参考数字10代表衬底，例如其中形成部件的硅衬底。为简单起见，部件未示出。只有掺杂区域12作为例子示出；在本例中，该区域可以被认为是部件的有源区或作为其上实现接触的部件的一部分。
如图1所说明的，第一操作包括在衬底上覆盖第一层14，在下文中第一层14被称作材料中间层14。更确切地说，材料中间层覆盖掺杂区域12与其齐平的衬底表面。材料中间层是例如金属间绝缘层(IMD)，如玻璃层、氧化硅或介电材料；但是该列表不具有限制性。在中间层14上形成具有一个或多个窗口18的蚀刻掩模16。这是例如光敏树脂的掩模。窗口18确定将要实现的连接装置的位置和线路。在图1的例子中，窗口18位于掺杂区域12的正上方。窗口18的尺寸，更确切地说是直径D大于光刻的极限尺寸，光刻的极限尺寸是约0.1～0.14μm。尺寸D等于，例如0.2μm或更大，因此不会引起任何平板印刷的分辨率方面的问题。
图2示出了下一个步骤。该步骤包括使用蚀刻形成一个或多个对应与窗口18的孔20。为了简单起见，只示出了一个孔20。该孔至少具有一个尺寸，在此例中即直径D，其等于窗口18的直径。该蚀刻方法是例如选择性各向异性蚀刻方法，其中蚀刻到衬底10上为止。使用衬底作为蚀刻停止层使得其上将要实现接触的掺杂区域12暴露出来。
图3是涂敷孔20的步骤。在衬底上淀积涂敷材料层22，从而形成基本均匀的层以覆盖中间层14的表面、孔20的底部以及尤其是孔20中的中间层14的侧面。涂敷材料层22是例如通过淀积氧化物形成的层，或者优选具有低介电常数k的层。具有低介电常数的层应理解为其介电常数k为1＜k＜3.5的层。这种层的淀积不需要例如像根据现有技术所必须的热氧化步骤的热处理。因此，根据本发明，涂层22的淀积不在电路或衬底中引入应力。
为比较，根据现有技术(由于所述的热应力未在此处使用)使用的热氧化物的介电常数约为4。可以提到的具有低介电常数的材料有，例如氟玻璃、旋转淀积的液体玻璃或者含碳的氧化硅。其它材料，诸如多孔绝缘材料也是适合的。因此，根据本发明的制造工艺不引入应力。衬底或晶片不受应力是很重要的。该衬底在其表面上容纳数百个集成电路，然后所述集成电路通过切割分开。如果由于制造工艺使衬底受应力，这种应力会引起位于衬底中心的与位于衬底周围的集成电路的性能不同，从而生产效率显著降低。
图4说明了下一步的操作。该操作包括各向异性型蚀刻，该蚀刻持续进行直到除去涂层22中所有与衬底的主要表面平行的部分，即，除涂层22的覆盖孔20的侧壁的部分外的整个层。更确切地说，例如，使用干法刻蚀除去孔20底部的和介电材料中间层14表面上的涂敷材料，而保留涂层22在孔20的侧壁上的部分。干法刻蚀操作结束时，衬底的掺杂区域12将再次在孔20的底部暴露，并且该孔的侧壁被涂层22剩余部分覆盖。从而，孔18的直径d减小量等于覆盖中间层14侧向侧壁的涂层22的厚度的两倍。涂层22留在侧壁上的部分也被称作“侧向隔离物”。其厚度既与涂层22的原始厚度有关也与刻蚀条件有关。其总量等于例如0.07μm。其被用作使孔20按要求变窄从而该孔获得新的最小化的尺寸值d。
图5示出了金属层24(本例中由铜组成)的淀积，该金属层24填充直径为d的变窄了的孔20，并且覆盖中间层14的自由表面，同时形成基本均匀的外表面。金属层24在变窄了的孔20中填充由涂层22所限制的体积，其直径等于d。
图6说明了平面化步骤。对该衬底进行例如机械-化学磨蚀操作，这能够除去金属层24的位于中间层14的主表面上的部分。磨蚀操作可以在中间层14上停止进行，也可以继续以减小中间层14和金属24的厚度。在这一步骤结束时，该器件具有与金属24齐平的平坦表面26，从而形成缩小的直径d的连接垫30。中间层14和涂层22也与表面26齐平。与掺杂区域12电连接的连接垫30可以连接到该衬底上的或该衬底外部的电路的其它部分。平坦表面26可有利地用于其它层的淀积以及完成衬底的集成电路。也可以以所述的方式形成导体线路或互联线路，同时在中间层中形成具有所述缩小的直径d的凹槽形式的孔。
根据本发明所提出的方法不仅能够从根本上增加集成密度，而且显著提高了实现在同一衬底或晶片上的集成电路的生产效率；考虑到当今存在的激烈的工业竞争这一点是很重要的。该方法使得形成具有至少一个小于0.1μm的尺寸的连接成为可能，小于0.1μm的尺寸(d)被称作“极限尺寸”，并且其小于能够通过对应于步骤a)的使用光刻技术的掩模方法所能获得尺寸。电路的小型化对于实现日益变小的器件尤为重要，这种日益变小的器件需要更少的制造材料，因而其制造产生的污染更少。所述方法尤其可以应用于实现高集成密度的集成电路，这种集成电路对于移动设备的工业生产是必须的，这些移动设备是指移动终端，例如便携式电话、无线通信设备和发射/接收设备。该方法也能够应用于小型化的电设备或电子设备的工业生产，无论其是否是无线的，可广泛用于如衣服电话(clothing telephone)或带有传感器或信息承载芯片的衣服，或者专业使用的便携式小型化传感器，或者小型化便携式医用传感器，例如探测健康异常或修复的小型化医疗设备。
权利要求
1.一种在衬底上形成电连接装置的方法，包括下列步骤a)在衬底上淀积材料中间层(14)b)在中间层(14)上形成蚀刻掩模(16)，所述掩模具有至少一个窗口(18)，该窗口的尺寸大于要实现的连接装置的预计尺寸，c)通过掩模的窗口(18)蚀刻材料中间层(14)，以在其中形成至少一个具有侧向侧壁的用于容纳连接装置的孔(20)，d)使用隔离物(22)涂敷该孔的侧向侧壁以使该孔变窄，e)淀积至少一种导体材料(24)以填充变窄了的孔，以及f)进行磨蚀操作以除去变窄的孔外的多余的导体材料。
2.权利要求1中的方法，其中步骤a)中使用介电材料形成中间层(14)，而在步骤e)中使用金属导体材料(24)。
3.权利要求1或2中之一的方法，其中步骤d)包括淀积绝缘涂敷材料层(22)，之后各向异性蚀刻该层以保留其在孔(20)的侧壁上的部分。
4.权利要求1～3中之一的方法，其中使用具有低介电常数(k)的介电材料涂敷孔(20)的侧壁。
5.权利要求4中的方法，其中涂层(22)的介电材料从氟玻璃、旋转淀积的玻璃以及含碳的氧化硅中选取。
6.权利要求1～5中之一的方法，其中掩模的窗口(18)与衬底的至少一个有源部分(12)对齐，并且其中衬底的所述有源部分(12)在通过掩模的窗口(18)蚀刻材料中间层(14)期间被暴露。
7.权利要求1～6中之一的方法，其中孔(18)垂直贯穿中间层(14)蚀刻。
8.权利要求1～7中之一的方法，其中掩模(16)通过光刻技术形成，并且其中变窄的孔(20)具有尺寸(d)，该尺寸被称作“极限”尺寸，“极限”尺寸小于通过所述光刻技术能够获得的尺寸。
9.权利要求1～8中之一的方法，其中连接装置包括布线线路和/或接线端和/或层间的通路。
10.一种集成电路器件，其包括连接装置(30)，连接装置(30)嵌入在中间层(14)的孔(20)中，中间层(14)与孔的边缘齐平，所述孔(20)的侧壁涂有绝缘侧向隔离物(22)，并且通过权利要求1～9中的任一项所公开的方法实现。
11.权利要求10中的器件，其中隔离物(22)由具有低介电常数的介电材料形成。
12.权利要求10或11中之一的器件，其中所述连接装置包括布线线路和/或接触垫和/或层间的通路，并且具有至少一个小于0.1μm的尺寸。
13.有线或无线的电设备或电子设备，包含至少一个权利要求10～12中之一所要求的集成电路器件。
全文摘要
本发明涉及在衬底上形成电连接装置的方法，该方法包括以下步骤a)在衬底(10)上形成材料中间层(14)，b)形成具有至少一个窗口(18)的蚀刻掩模(16)，c)根据该掩模蚀刻材料中间层以在其中形成至少一个孔(20)，d)用隔离物(22)涂敷该孔的侧壁以使该孔变窄，e)沉积至少一种导体材料(24)以填充变窄了的孔，以及f)进行磨蚀操作以除去孔外面多余的导体材料。本发明用于实现布线线路、接触垫以及通路。
文档编号H01L21/768GK1636276SQ03804333
公开日2005年7月6日 申请日期2003年2月12日 优先权日2002年2月21日
发明者W·J·托伦 申请人:皇家飞利浦电子股份有限公司