专利名称：线复制测试设备的后端的制作方法
技术领域：
本发明总体上涉及集成电路的制造技术，更具体地说，涉及表征影响硅片成品率的缺陷及缺陷产生原因的方法。
背景技术：
在过去的20年中，复杂系统在技术上不断改进，用以评估影响集成电路成品率的缺陷。这些系统包括与测试设备(TV)的设计相关产生的成品率模型，有利于预测和提高集成电路制造工艺的成品率。除了对接触孔的成品率测量外，也使用短流(short flow)TV结构来评估单层上的缺陷。
在全流(full flow)测试设备情况下，现有技术没有公开如何通过电测量结果在相邻(垂直)层上识别缺陷的详细交互作用信息。对于通过光学和/或扫描电子显微镜(SEM)检查技术识别单层上的缺陷的情况，要预测在所检查层上发现人为缺陷会导致下一层上的致命缺陷是困难的。也就是说，这样的检查方法是企图识别被检查层中的致命缺陷。
2001年8月31日申请的美国临时专利申请60/316,317整个附于本申请文件中以供参考，该申请描述了测试设备的设计，描述了相邻(垂直)层中产生缺陷的特征的交互作用，相邻(垂直)层与铜镶嵌工艺化学机械抛光(CMP)加工几何学有关。
人们希望有下一代成品率模型出现，该模型有预测成品率的能力，并考虑在多层加工层中结构性人为缺陷的交互作用对成品率的影响。
发明内容
本发明的一个技术方案是测试设备，它包括至少一个产品层，该产品层上有至少一个产品电路图形和在产品层上形成的一或更多个复制层，该一或更多个复制层各自包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构，一或更多个复制层中存在的一或更多个缺陷指示了产品电路图形影响一个产品中产品电路之上形成的后续层成品率可能性。
本发明的另一个方案是一种设计或制造多个不同测试设备的方法，其中改进之处包括设计或制造多个不同的测试设备，以使每一个测试设备有一个各自不同的产品层，产品层上有至少一个产品电路图形，每一个测试设备在产品层上有一或更多个复制层，该一或更多个复制层包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构，用于多个不同测试设备的每个或更多个复制层是相同的或实质上是相同的。
本发明的再一个方案是分析多个集成电路图形的方法，在产品层上形成第一个复制层，第一个复制层包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构，判断在第一复制层中是否存在由产品层中的人为原因产生的一或更多个缺陷，并作出决定，在第一复制层上形成第二复制层，判断在第二复制层中是否存在由产品层或者第一复制层中的人为原因产生的一或更多个缺陷，并作出决定。
图1A是包含金属检查步骤的线复制测试设备的后端(BEOL)的一部分的横截面图。
图1B是包含通路(via)检查步骤的线复制测试设备的后端(BEOL)的一部分的横截面图。
图2显示了所举实施例的BEOL复制测试设备每个域中有12个不同芯片的平面布置图。
图3A-3C显示了具有不同金属密度和线宽的金属图形的三种结合方式。
图4A-4C显示了三个通路(via)测量单元，它们呈之字形，有金属密度和通路密度的各自不同的组合。
图5A-5C显示了三个通路测量单元，它们呈直线连接图形，有金属密度和通路密度的各自不同的结合。
图6是与图2的平面布置图相对应的显示光栅布局图。
图7、8A和8B显示图2的光栅布局的特征。
图9A和9B显示复制测试设备金属层电路的布局如何在子芯片1和子芯片2之间变化。
图9C是图9B的细节放大示意图。
图10-12是图2光栅布局放大细节图。
图13A是复制测试设备通路(via)电路布局如何在子芯片1和子芯片2之间变化。
图13B是图13A细节放大图。
图14-16是图2光栅布局放大细节图。
图17A是具有多个上层的另一实施例的BEOL复制测试设备的剖面图，其中每个上层具有进攻者和牺牲者图形。
图17B-17D显示图17A的TV的制造中的中间步骤，其中在每一个中间步骤中，最近淀积的层都有进攻者和牺牲者图形。
图18是另一类型线复制测试设备的横截面图，其用于三维的成品率影响试验设计。
图19是根据本发明的一个实施例的方法。
具体实施例方式
实施例所述的方法属于集成电路制造技术，更具体地说，它是属于表征和量化结构性特征层级的方法，这些特征通过在多层集成电路结构中与相邻(垂直)层的交互作用传播缺陷，实施例提供了到达在顺序淀积图形层里导致重大缺陷的电路图形中结构的三维测量的通路(via)。
这种具体实施方法使用一层(“复制层”)的几何图形变量，该复制层与直接位于复制层下面的实际产品层相互作用。这种技术可以识别产品层的具体结构特征(“进攻者”)，产品层能够将缺陷引入所给定的包含在测试设备复制层变量里的几何图形中。在某些情况下，产品层的人为缺陷在单层的测试设备中是无法测到的，但是同一人为缺陷却可以通过在产生人为缺陷之上的复制层中的感应缺陷间接测量得到。
下面描述的是设计一短流测试设备的实施例，该实施例可描述包含在BEOL(产品)金属层和通路(via)的多个结构特征的效果，金属层和通路可能在较多的几何情形下，在它们的上层中产生缺陷。总的说来，这些和其它测试设备也可以使用具有电测试能力的TV设计，评估和量化导致在给定下一加工层上产生缺陷的产品层上的结构特征的层级。对于在给定的多层集成电路结构内的任何希望的两个层的交互顺序，从测试设备得出的结果信息(根据其位置，伴随一个对已识别缺陷的物理检查)可以用来产生成品率模型和成品率预测系统。
图1A和1B显示了一个实施例的BEOL线复制TV的一部分的横截面。图1A显示的是具有TV金属检测的BEOL复制100TV。图1B显示的具有TV通路检测的BEOL复制TV150。实施例中的BEOL复制TV用于评价后续BEOL层的断开/短路成品率的BEOL产品技术的影响。为了测试产品晶片，建立测试芯片盖层。在图1A和1B中，FEOL(前端)、M1和MX-1是在那些用于实际生产的铜(Cu)镶嵌工艺中淀积的层(产品层)101、151。由MX、VX和MX+1指定的层是BEOL复制图形102、152，将在下面详细介绍它们。第一组图形MX、VX和MX+1101、151用有关的半导体产品制造工艺形成，复制层102、152用制造同样产品的同一BEOL制造工艺制成。但是，设计复制层图形102、152的目的是用来识别和分析M1和MX-1层中的具体产品电路图形中如何在淀积在产品图形上的层中产生人工缺陷。
盖层可以用来判断主要的铜互连结构问题。例如，在通路(via)和金属结构中，用盖层来研究孤立/密集和窄/宽的图形效果，“孤立/密集”一词中孤立意味着几个图形是孤立的(没有相近的邻居)，密集意味着有一个密集的相邻图形环境。在制造测试设备时，该技术能够产生快速的循环时钟。在进行任何通路(VX)制造工艺之前，产品堆是分开的，故障可以局部化。尤其是，按比例将产品布局分到独立的测试单元区，在该单元区上，就可以造出相应的复制测试设备区，以决定复制层中具体结构上产品图形的效果。例如，对于接近1200微米×900微米的以4×3阵列排列的12个芯片的生产区域，在复制层中可使用大约300微米×300微米的测试单元区。为了优化测试时间和故障局部化，本领域技术人员很容易识别单元尺寸与垫块架(pad frame)计数之间的折衷方案。
如图1A所示，测试设备100包括至少一个产品层(FEOL，M1、MX-1)，该产品层上有至少一个产品集成电路图形。在产品层101之上形成一或更多个复制层(MX、VX、MX-1)102。MX、MX+1是包含集成电路图形的金属层。VX是包含在MX和MX+1层中的通路连接图形的通路层。一个或多个复制层MX、VX和MX+1包括选自由复制测试设备电路图形(金属检查)和复制设备通路构成的组中的多个结构。
在图1A和1B中，M1层可以包含第一个铜镶嵌层的接触件，该接触件由钨柱连接到其下的电路图形。MX-1层是层间绝缘氧化物层(ILD)。复制层MX、VX、MX+1在ILD层的顶部形成。或者，M1层可以是第二个铜镶嵌层，其中M1通过填充铜的通路连接到其下面的金属层。在M1层是第二镶嵌层的情况下，MX-1层也可以是介质层。在图1A和1B的例子中，复制测试设备层102、152与铜镶嵌工艺的代表层对应，但是，本领域技术人员可以很容易研制出用于其它BEOL工艺的复制TV图形。
当制造包括底(产品)层101、151加上上(复制TV)层102、152的测试设备时，一或更多个复制层中存在一或更多个缺陷就成为影响实际“产品”中在产品电路图形上形成的后续层的成品率可能性的指标。这样，当正常BEOL层淀积在其上时，人们期望有相同前端(FEOL)、M1和MX-1产品层的产品具有相同类型的人为缺陷，作为用复制TV层检测的人为缺陷。
用于分析电路图形的实施例的方法包括如下步骤从测试设备100、150收集数据(通过电学测量)，该测试设备包括至少一个产品层101、151和形成在产品层上的一个或更多个复制层102、502，所述产品层上有至少一个电路图形，所述一个或更多个复制层各自包括选自由复制测试设备电路图形和复制设备通路构成的组的多个结构。判断在一或更多个复制层中是否存在一个或多个缺陷，并作出决定。这可以包括在一个或更多个复制层中识别一或更多个人为缺陷。
此后，在上述决定的基础上分析产品电路图形影响将要在制造中在该产品电路图形上形成的后续层的成品率的可能性。这种分析可以包括识别使一个或更多个人为缺陷传播到一个或更多个复制层中的产品层中的产品层的特点或属性。例如，因为人为缺陷并不能导致在产品层中本身的失效，因此可能在产品层中存在在短流测试设备中不可测量的人为缺陷。然而，产品层中的人为缺陷将导致在复制测试设备层中产生可检测的缺陷。
优选的是，复制测试设备层是可再使用的。一个或更多个产品图形层的制造方法和之后形成一个或更多个复制测试设备层可以在多个产品中的每个产品上进行，每一个产品有一个相应的产品层，并具有相同或实质上相同的一个或更多个复制层，这些复制层用于多个各自不同的产品层的每个层。
正如这里所使用的，当复制层在一个域中包括了同样的区域数量或芯片数量，而且每一组复制层中的区域有相同的图形类型时，可以认为复制层102、152实质上是一样的。例如，如果两个复制测试设备平面布置图200的每个域都有12个芯片时，可以认为这两个复制测试设备平面布置图200实质上是一样的，如图2所示和下面的详细说明，这12个芯片包括MDA、MDB、MSA、MSB、MWA、MWB、VDA、VDB、VSA、VSB、VWA、VWB和两个产品层。即使区域的长度和宽度在两个复制测试设备之间是不同的，这两个TV的复制层也可以被认为实质上相同。
在具有实质上相同布局的复制TV层中，用于多个测试设备的每个复制层都有共同的结构(如蛇形线和巢穴、之字形通路链)，但是，它们都有与各自产品层对应的独自不同的复制层长度和复制层宽度。
在具有实质上相同布局的复制测试设备层中，用于多个测试设备的每个复制层都可以分成多个区域，这些区域位于被每个测试设备共用的共同布局中，每个测试设备复制层中的相应区域具有共同的结构。这样，如图2所示，每一个复制测试设备的顶部左边区域可以是MDA区，其底端右边区域可以是产品区。
如果使用相同的子芯片，也可以认为两个测试设备的复制层实质上是同样的，但是，在每一个复制测试设备中，子芯片的具体布置是不同的。这样，在图2所示的例子中，MDA和MDB单元(区域)的位置可以相互交换，而不会使从测试设备中得来的信息失真。其它区域也可以是互换的。
优选的是，制造出的每一个BEOL复制TV的已识别特征或属性列表存储在一个数据库中。这允许人们在数据库中识别在已识别特征或属性之间的相互关系。由于代表用复制TV测量的人为缺陷的数据丰富了数据库，因此相关信息可以反馈回来，从而改变至少一个产品的产品电路图形设计。此外，制造BEOL复制TV的结果也可以反馈回来，从而改变一个或更多个复制层的设计。
由于可以使用相同或基本相同的复制TV平面布置图，用于多个不同产品的设计，因此，使用TV设计人员可以提高效率，并且在复制TV中的特定缺陷如何产生的基础上建立一个大型的知识库，并可以返回追寻到产品层中的下层人为缺陷。
图2是所举实施例的复制测试设备平面布置图的布局。在该例子中，一个或更多复制层MX、VX、MX+1有多个区域。一个或更多个复制层的每一个区域包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构。可以理解的是，如果在测试设备中没有正在接受检查的通路，也就几乎没有测试设备电路图形复制层。如果有通路，那么就有通路之下的金属层MX和通路上面的另一个金属层MX+1。
在该例子中，在产品掩膜板中，每个域有12个芯片，覆盖了12个产品图形，12个产品图形是相互一样的。然而，每个域中任何数量的一个或更多个芯片都会出现在产品掩膜板上。例如，每个域有4、8、16或20个芯片。在图2所示的具体例子中，12个域如下MDA和MDB是致密金属的复制图形区域。正如下面要进一步解释的，一个或更多个复制层的区域MDA和MDB有彼此相同的复制测试设备电路图形，但却与各个区域边界偏开不同的距离，并且这两个区域的每个的垫块组位于该区域的各自不同部分中，这样就可以测量两个区域的每个区域中的各自不同部分之下的人为缺陷。这个特征可以用于提供由TV可测量的产品子芯片的所有区域，如下面进一步的说明，参见图9A和13A。
MWA和MWB是有宽金属线的复制图形区域，也包括复制测试设备电路图形，复制测试设备电路图形是彼此一样的，但却偏离各个区域边界不同的距离。MSA和MSB是有稀疏金属密度的复制图形区域，也包括复制测试设备电路图形，所述图形是彼此一样的，但却偏离各自区域边界为不同的距离。
VDA和VDB是有高通路密度和高金属密度的复制图形区域，也包括复制测试设备电路图形，复制测试设备电路图形是彼此一样的，但偏离各自区域边界不同的距离。VSA是有稀疏通路密度和稀疏金属密度的复制图形区域。VWA是有稀疏通路密度和高金属密度的复制图形区域(通过使用宽金属线得到)。
最后，两个单元标以“(产品)PRODUCT”。在产品单元中，形成了实际产品图形的BEOL层。这可以使在剩下的10个区域中观察到的缺陷和在实际产品中已观察到的(或未观察到的)缺陷之间有关联。
图3A-3C显示了3个实施例图形，它们可以形成于复制测试设备层中的金属层上。一个或更多个复制层的至少两个区域包括复制测试设备电路图形，该电路图形有各自不同的金属密度、线宽和线间隔。
一个或更多个复制层有至少3个区域，包括第一区域MDA、MDB，它们有中度的金属密度、最小线宽和标称线间隔；第二区域MWA、MWB，它们有最大的金属密度、相对宽的线和最小的线间隔；第三区域MSA、MSB，它们有最小的金属密度、最小的线宽和最小的线间隔。
复制TV金属图形探查所有产品下层图形与可能在上层金属层上的标称和极端图形的相互作用。在图3A中，蛇形巢穴(snake comb)图形具有标称的金属密度。该密度是0.50，L/S比率是0.28/0.28。图3B显示了巢穴金属图形，它有宽线，用于高金属密度。该密度是98％，L/S比率是14.0/0.28。图3C包括有稀疏密度的蛇形巢穴图形。该密度是0.20，L/S1/S2比率是0.28/0.28/2.0。虽然，举例的复制测试电路图形包括蛇形巢穴结构，其它图形也可以在复制金属层中使用，以检查由该图形引起的三维效果。例如，可以考虑在复制测试设备层中使用开尔文(Kelvin)和范德保(Van der Pauw)结构，以识别由FEOL图形层引起的BEOL层中的线宽的变化。
复制TV通路图形探查所有产品下层图形与可能在上层通路层上的标称和极端图形的相互作用。图4A-4C表示可用在一个或多个复制层中的至少两个区域中的附加复制图形包括具有金属密度和通路密度的各个不同组合的复制测试设备通路。
在该例子中，一个或多个复制层有至少3个区域(如图2中的平面布置图200所示)，包括第一区域VDA、VDB(图4A)，它们有相对高的金属密度和通路密度；第二区域VSA(图4B)，它有相对稀疏的金属密度和通路密度；第三区域VWA(图4C)，它有相对高的金属密度和相对稀疏的通路密度。
在图4A-4C的例子中，复制层包括之字形通路链(zigzag via chain)，其中，垂直线在一层中，水平线在另一层中。之字形通路链可参照美国临时专利申请60/307,398中所述，该临时申请整体附于本申请文件供参考。虽然希望有之字形链，但是可以使用金属层用于复制TV的通路检测区域中的金属层。例如，如图5A-5C所示，在通路VX之上和之下的金属层MX+1和MX可以有在同一方向上的所有线(与之字形相对)。图5A显示了一个有密通路和密金属层的区域VA，图5B显示了一个有稀疏通路和稀疏金属层的区域VB，图5C显示了一个有稀疏通路和密金属层的区域。
图6是一个与图2所示的平面布置图相一致的复制测试设备掩膜板布局图像图，图7、8A、10-12和14-16显示了掩膜板布局图像图的细节。
图7显示了图2A中所示的从MDA区域中来的(八个中的)两个垫块组PG。如图7所示，一或更多个复制层的每一个区域都有多个相同的垫块组PG。上层的垫块组用于紧跟测试设备制造之后的实际电测量。图7中的实施例垫块组PG在2×16的垫块架的每一个边有5-8个在测设备(DUT)。这个区域具有间距为120m的由100微米×100微米的2×16阵列。垫块阵列之上和之下主要是具有到达DUT的路由线的空的空间。实施例垫块组内的所有DUT(和子芯片)是相同的。
图8A、8B、9A和9B显示了A和B类型的子芯片是如何相关的。图8A显示了包含A类型子芯片的掩膜板的一部分，图9B显示了包含B类型子芯片的掩膜板的相应部分。图9A和9B分别是A和B类型区域的示意图。A和B类型子芯片中的图形是同样的，但是却彼此左右偏离。A类型芯片(例如图8A)在子芯片的左侧(LEFT)有空格“E”，B类型芯片(例如图8B)在子芯片的右侧(RIGHT)有空格“E”。因为在子芯片中垫块下面的产品图形中的人为缺陷不能在电测量中被测量到，因此A和B类型芯片中的垫块就位于相对位于其下的产品图形的不同位置上。图形的一些特征中的缺陷可以在A类型芯片中测到(因为它们位于B类型垫块的下面)。图形另外一些特征中的缺陷可以在B类型芯片中测到(因为它们位于A类型中垫块的下面)。通过在平面布置图中包含两种类型芯片，产品图形的所有部分的缺陷都可以测得到。图13A和13B示出了以与金属层相同的方式在A、B区域中的通路子芯片布局是如何相关的。
图10显示了图2和图6的MDA和MDB类型单元的掩膜板图像。这个单元包括有密金属的蛇形巢穴结构。图11显示了图2和图6的MSA和MSB类型单元的掩膜板图像。这个单元包括在蛇形巢穴结构中的稀疏金属。图12显示了图2和图6的MWA和MWB类型单元。这个单元包括有宽的金属结构。图14显示了图2和图6的VDA、VDB类型单元的掩膜板图像。这个单元包括有密的通路结构。图15显示了图2和图6的VSA单元的掩膜板图像。这个单元包括有稀疏的通路结构。图16显示了图2和图6的VWA单元的掩膜板图像。这个单元包括有宽的通路结构。
虽然，所述实施例的复制测试设备有一个掩膜板，掩膜板的12个子芯片覆盖了12个同样的产品图形，但在其它例子中，在产品图形中可以几乎没有单个区域或隔断。虽然，所述例子在产品层包括了12个同样的产品图形，但是，对于复制测试设备的每一个单元，在相同或者不同的垂直层上覆盖独自不同的产品图形是可以的。
在检查复制测试设备过程中，可以做出如下的观察结果。对于SEM或者光学检查工具，我们可以观察到复制测试设备块的基准缺陷率。这可以使人相信，没有新的或不希望的随机缺陷模式可以去掉这样的块。这样就可以完成一个观察到的缺陷对电复制测试设备结构失效的交叉分析。如果认定所有观察到的缺陷(由SEM或光学手段)是随机缺陷，这种交叉分析可以从提高分析精度的形貌分析角度用来排除由缺陷导致的随机失效。如果发现一些缺陷是形貌上相关的，可以用缺陷的位置来局部化缺陷和确定形貌的交互作用。可以认定通过SEM或光学手段检查发现的与电测量不相关的缺陷是随机缺陷。可以认定通过SEM或光学手段检查发现的与电测量“进攻者和牺牲者”对相关的缺陷是层间交互作用的三维缺陷。
对于使用暗场检测工具的暗场检测，其中所述工具具有激光器，该激光器散射以检测晶片表面上的颗粒或对比差，可以按照通常的方法检测总的形貌失效，或者为了使与形貌相关的失效减小，使用敏感性方法局部化复制测试设备中的残留的氮化镓(TaN)。用于检测晶片的“通常”(或“标准”)的方式是这样一种方法，用一个相对低麻烦度的速率捕获主要的缺陷模式。产生麻烦的缺陷是故障缺陷(例如检查时发现了一缺陷，但实际上缺陷不在发现位置)，或是得到在域中本无迹象的缺陷和不用检测的缺陷(例如非常轻微的薄膜差异)。“灵敏”方法是一种用以发现微小的难以检测的缺陷模式的方法，但是它却有一个非常高的麻烦率。根据信噪(S/N)比，过多的误缺陷不必然成为问题，因为可以用交叉分析方法使线内信息与电失效信息产生相关性。
通常是使用敏感性方法，并配合软件，去匹配暗场检查中发现的缺陷与E-测量中的电失效。这称为“交叉分析”或DSA，即缺陷源分析。如果误缺陷足够低(即不够显著)，同一结构中出现的下列三种情况是不可能的结构中的误缺陷、该结构中出现的没有观察到的缺陷和该结构中的电失效。
至少有三种检查方法可供选择，例如，全部坑(shot)可以用随机方式检查，一个坑是指步进光刻机光刻时一次曝光形成的区域，也叫做“曝光域”或者就叫“域”。通过穿过晶片对图形进行多次曝光(在行/列图形中)就可以形成晶片。一个域通常比单个的产品芯片设计更大，所以可以在一个域中设计多个产品芯片，并同时进行曝光。检查全部坑是最小敏感性和可能最快的选择。
对于孤立/密集的划分，可以选择三种“不用关心”的区域来实现，选择孤立、密集和标称的坑。一个“不用关心”区域是指在特别检查过程中告诉检查工具可以忽略每个被测芯片的某些区域。这样，如果希望用孤立的检查方法检查一个芯片的稀疏的区域(如孤立)对芯片的密集区域，可以通过将稀疏的检查方法用于芯片的密集区域，可以将密集的检查方法用于稀疏的区域，这样在晶片的芯片上就可以施加两种检查方法，其结果逐渐在后来的软件中合并。这种方法可以取得高质量的整体检查结果。这允许整体上更高的敏感性，但比其检查所有坑的整体检查要慢。
另一种选择方案是在分步检查中检查12个子芯片的每一个芯片。这允许对所有图形变化有最好的敏感性，它可能涉及到最多的时间消耗调整和最小的总产量。因为掩膜板平面布置图和晶片坑图形是与产品相同的，在晶片到来之前完成掩膜板的调整是可能的。
除了上述描述的方法，所举实施例的方法可以扩展如下1、可使用多种产品作为设计复制层的备用基础。抽取图形密度可以从多个产品设计上识别“极端情况”，转折情况是制造工艺能够生产功能芯片的极限情况。例如，产品说明书允许的最低和最高的图形密度描述了两个可能的极端情况。然后，为多种产品抽取(如从产品说明书中)的极端情况图形可以一起复制到一个新的芯片中，在此，复制层应用于这些特别选择的产品样本的上部。
2、复制层可以与产品层混在一起。正如上述所提到的，复制层对于下层的形貌是敏感的。基于抽取，每一个复制层可以用下面的一组不同数量的进攻者层(产品层)来运作。图17A是一个说明这个概念的层(从侧面)的横截面。在图17A中，行代表层。字母“A”表示进攻者图形(例如会影响复制层的产品图形)。字母“V”表示复制层中的牺牲者图形，它可能受到其下面的进攻者图形的影响。
如图17A中层2-4所示，这种设计可通过切掉产品的一些区域，并将它放到牺牲者复制层的内部。这就允许在第三个维度只用复制层的方法(mask)调查极端情况。
部分完成的测试设备可以从加工工艺中取出，用于每一个A、V集合的测试和表征。(否则对于所有层的整个连续加工过程，因为垫块有用于不同子芯片的不同层)。然后，使用恰当的方法，子芯片上的其它层将全部变为“不活动的”层。可替换的是，不同的垫块层将用在同一子芯片上。
优选的是，垫块可以在所有的牺牲者层中得并互相叠加。希望可在任何层取出(从生产过程中)这种晶片，并且可测量在那个点上获得的任何垫块。什么时间测试完成是没有时间限制的，可以在所有层建立之后，也可以在一些(或至少一个)牺牲者层加工完后进行，牺牲者层极具柔性。
图17A的测试设备可以使用在顶层上牺牲者层的垫块进行电测量。可任选的是，在几个中间加工操作的任何操作之后停止加工，并进行测试。
例如，如图17B所示，任选地，在形成层4之后从加工线上移去TV，并且层4的电测量可以用层4中牺牲者图形的垫块来进行。然后测试设备就可以返回加工线，用于完成层5的加工。
或者，如图17C所示，在形成层3之后，可以任选地从加工线移去测试设备，并且层3的电测量可以用层3中的牺牲者图形的垫块来进行。然后测试设备就可以返回加工线，用于完成加工(层4或5)。
此外，如图17D所示，在形成层2之后，测试设备可任选地从加工线中移出，层2的电测量可以用层2中牺牲者图形的垫块来进行。然后测试设备就可以移入加工线，用于完成加工(层3-5)。
虽然图17A-17D提供有4个复制层的测试设备例子，但是，利用用于在复制层的任何子层的电测量的垫块可以使用任何数量的复制层。
这些中间测试步骤可以组合使用。例如，电测量可以在层2、3和5但不能在4之后进行。测量可以在层2、4和5但不能在3之后进行。也可以考虑测量方法的其它组合。
3、定制化的进攻者/牺牲者DOE(实验设计)。为探寻加工窗口，就希望探寻3-D(第三维)层成品率的影响，即使是在获得第一产品用于大批量制造之前。这样做，如在将来产品中使用的那样，通过“复制”这些产品设计的属性，如图形形状和密度，可以设计进攻者层，作为复制测试设备的一部分。
然后，如图18所示，这样的DOE组装到复制测试设备中。在图18中，字母“A”表示进攻者图形3-D层，字母“V”表示复制层中的牺牲者图形。混合成进攻者层和牺牲者层的混和数量没有限制。
图19是所举实施例方法的流程图。
在步骤1900，执行包括步骤1902-1910的循环，多个产品的每个产品层。
在步骤1902，从有用于每个产品的一组共同复制层的测试设备收集数据。
在步骤1904，判断测试设备的复制层中是否有缺陷并做出决定，如果没有发现缺陷，该特殊产品跳过步骤1906-1910。
在步骤1906，识别复制层中的人为缺陷。
在步骤1908，识别在复制层中产生缺陷的产品层的特征。
在步骤1910，分析产品电路图形影响在该电路图形上形成的层的成品率的可能性。
在步骤1912，在数据库中存储可能影响在那些特征上形成的层的成品率的特征列表。
在步骤1914，识别特征之间的任何相关关系。
在步骤1916，将相关关系反馈到公共复制层设计中，改进BEOL复制测试设备。
虽然根据具体实施方式
对本发明作了说明，但不限于此。而且，对于本领域技术人员来说，应该广泛地解释所附的权利要求书，以包括本发明的其它变型和实施例，并且不会脱离权利要求的等效范围。
权利要求
1.一种测试设备，包括至少一个产品层，该产品层上有至少一个产品电路图形；在所述产品层上形成的一个或更多个复制层，所述一个或更多个复制层包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构，其中所述一个或更多个复制层中存在的一个或更多个缺陷指示产品电路图形影响产品中在所述产品电路图形上将形成的一后续层成品率的可能性。
2.根据权利要求1所述的测试设备，其中所述一个或更多个复制层有多个区域，一个或更多个复制层的每一个区域各自包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构。
3.根据权利要求2所述的测试设备，其中所述一个或更多个复制层的顶部一个层中的每个区域有多个相同的垫块组。
4.根据权利要求3所述的测试设备，其中所述每个垫块组与正在测量的多个装置相联接。
5.根据权利要求2所述的测试设备，其中所述一个或更多个复制层的两个区域有互相相同但偏离各个区域边界不同距离的复制测试电路图形，用于所述两个区域的每个的垫块组分别位于所述区域的不同部分中，以使该区域分别不同的部分下面的人为缺陷在这两个区域中的每个中可测量。
6.根据权利要求2所述的测试设备，其中所述一个或更多个复制层中的至少两个区域包括有各自不同金属密度、线宽和线间隔组合方式的复制测试电路图形。
7.根据权利要求6所述的测试设备，其中所述复制测试设备电路图形包括蛇形巢穴结构。
8.根据权利要求6所述的测试设备，其中所述一个或更多个复制层具有至少三个区域，包括一个第一区域，它有中度的金属密度、最小线宽和标称线间隔；一个第二区域，它有最大的金属密度、相对宽的线和最小线间隔；和一个第三区域，它有最小的金属密度、最小的线宽和最小线间隔。
9.根据权利要求2所述的测试设备，其中所述一个或更多个复制层中的至少两个区域包括有各种不同金属密度和通路密度组合方式的复制测试设备通路。
10.根据权利要求9所述的测试设备，其中所述一个或更多个复制层具有至少三个区域，包括一个第一区域，它有相对高的金属密度和相对高的通路密度；一个第二区域，它有相对稀疏的金属密度和相对稀疏的通路密度；和一个第三区域，它有相对高的金属密度和相对稀疏的通路密度。
11.根据权利要求1所述的测试设备，其中所述复制层包括之字形通路链。
12.一种分析电路图形的方法，包括步骤(a)从测试设备收集数据，包括其上具有至少一个产品电路图形的至少一个产品层，和形成于该产品层上的一个或更多个复制层，所述一个或更多个复制层包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构；(b)判断在所述一个或更多个复制层中是否存在一个或更多个缺陷；(c)基于步骤(b)的判断，分析所述产品电路图形影响一个产品中将形成于产品电路图形之上的一后续层成品率的可能性。
13.根据权利要求12所述的方法，其中步骤(b)包括所述在一个或更多个复制层中识别一个或更多个特殊人为缺陷；和步骤(c)包括识别使一个或更多个人为缺陷传播到所述一个或更多个复制层中的产品层的一个特征或属性。
14.根据权利要求13所述的方法，其中进一步包括对多个产品的每一个地执行步骤(a)到(c)，每个产品具有各自的产品层，其中当步骤(a)完成后，将相同或实质上相同的复制层用于各自不同的产品层。
15.根据权利要求14所述的方法，其中进一步包括在一个数据库中存储所述特征或属性列表。
16.根据权利要求15所述的方法，其中进一步包括识别所述数据库中已识别的特征或属性的相关关系。
17.根据权利要求16所述的方法，其中进一步包括反馈所述相关关系信息，以改变至少一个所述产品中的产品电路图形的设计。
18.根据权利要求16所述的方法，其中进一步包括反馈所述相关关系信息，以改变所述一个或更多个复制层的设计。
19.一种设计或制造多个不同测试设备的方法，其改进包括设计或制造多个测试设备，以使每个测试设备有各自不同的产品层，该产品层上有至少一个产品电路图形；每一个测试设备具有在所述产品层上的至少一个或更多个复制层，该一个或更多个复制层包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构；和用于所述多个不同测试设备的每个的所述一个或更多个复制层是相同的或实质上相同的。
20.根据权利要求19所述的方法，其中进一步包括判断每一个测试设备的所述一个或更多个复制层中是否存在一个或更多个缺陷；根据每一个测试设备中相同或者实质上相同复制层中存在缺陷的判断，分析每一个产品电路图形对一个产品中将形成于所述产品电路图形上的一后续层成品率影响的可能性。
21.根据权利要求19所述的方法，其中用于所述多个测试设备的每个的复制层有共同的结构、以及与各自的产品层长度和宽度相对应的各自不同的复制层长度和复制层宽度。
22.根据权利要求19所述的方法，其中用于所述多个测试设备的每个的复制层分成多个区域，这些区域设置在被每个测试设备共享的一个共同的布局中，每一个测试设备的复制层中的相应区域有共同的结构。
23.一种分析多个电路图形的方法，包括下述步骤(a)在一产品层上形成一第一复制层，该第一复制层包括选自由复制测试设备电路图形和复制测试设备通路构成的组的多个结构；(b)判断所述第一复制层中是否存在由所述产品层中的人为缺陷导致的一个或更多个缺陷；(c)在所述第一复制层上形成一第二复制层，和(d)判断所述第二复制层中是否存在由所述产品层或所述第一复制层中的人为缺陷导致的一个或更多个缺陷。
24.根据权利要求23所述的方法，其中所述产品层以及第一和第二复制层包括在一加工线中制造的测试设备中，该方法进一步包括从所述加工线上移出所述测试设备，用于在步骤(a)之后进行测试；和在步骤(b)和(c)之间将所述测试设备移回所述加工线。
全文摘要
一种测试设备包括至少一个在其上有至少一个产品电路图形的产品层，和一个或更多个形成于产品层上(1902)的复制层。所述一个或更多个复制层包括多个结构，该多个结构可以包括复制测试电路图形和/或复制测试设备通路(1902)。一个或更多个复制层中存在的一个或更多个缺陷(1904)指示产品电路图形影响形成于产品中(1910)产品电路图形之上的一后续层成品率的可能性。
文档编号H01L21/027GK1650296SQ03809434
公开日2005年8月3日 申请日期2003年2月27日 优先权日2002年2月28日
发明者丹尼斯·J·契普利卡斯, 克里斯托弗·赫斯 申请人:Pdf技术公司