专利名称：具有边缘结构的半导体器件的制作方法
技术领域：
本发明涉及具有边缘终端的半导体器件，尤其是用于高压半导体器件的边缘终端结构，以及制造这种器件的方法。
常规的减少表面场(RESURF)半导体器件采用外延生长和注入工艺在半导体衬底上制造。这种器件可以是垂直的，其中通过器件的电流基本垂直于半导体衬底的平面，或者是平行的，即通过器件的电流穿越衬底。
典型的RESURF结构是二极管，晶体管(如MOSFET)，或具有某个区域的闸流管，通常已知为漂移区域，它在远低于击穿电压的反向偏压下耗尽。那么增加的反向偏压将导致比较平坦的场的形貌。这使该结构和其它方式相比能支持较大的电压通过而在反向偏置下不击穿成为可能。这能通过例如在n-型漂移区域中提供多个p-型区域获得，这样在反向偏置下p-n结的耗尽区域包括了基本上整个漂移区域。因此，RESURF结构可被用于高电压应用中。
对于垂直RESURF结构，要求深p-n结并且能利用沟槽刻蚀工艺更方便地制造，避免要求采用多重外延。采用沟槽结构可获得一些其它优点。这些可包括由于具有较低的降低击穿电压的热预算而使间距尺寸较小，在这点使垂直RESURF器件引人注目，而且也提供了较低的特定电阻。沟槽刻蚀用比较少的工艺步骤能潜在地导致生产更便宜。
具有沟槽的多重RESURF器件的有源区域中的沟槽可以是分立的延伸进衬底内的圆柱状，条纹状或闭合包形状(close-packed)，例如六边形或四方形格状结构沟槽。在许多情况下，采用条纹或闭合包的设计比采用圆柱状获得的结果好，因为这种设计在同样的间距下能提供更好的RESURF，如在沟槽之间的间距相同的情况下。
技术人员将清楚许多结构也适合于高电压，而不只是RESURF结构。
对于高电压器件，要求适当的边缘终端。否则，所要求的高电压可引起半导体器件的边缘区域的电击穿。
大量的边缘终端结构已经被提出。例如，WO 99/23703(Siemens AG)公开了使用在n-外延层中的沟槽内提供的大量p-保护环的技术。
一种可替代的结构被EP 1011146(ST Microelectronics Srl)提出，它公开了一种在不同的深度进行p注入以形成边缘终端结构的集成边缘结构。也可能在表面提供一种附加注入以防止在p-型区域的顶部耗尽。
然而，这些现有的技术方案依赖于非常精确的掺杂浓度分布，侧向和水平方向的，因为该想法包括通过选择性掺杂剂分布来耗尽整个边缘结构，使得电场在任何处都不超过临界电场。这种非常精确的掺杂浓度分布在实际中当然难以获得，并且提高了器件的成本。
依据本发明提供了一种半导体体区，具有相对的第一和第二表面，并且在半导体体区的外围具有边缘终端区域；多个边缘终端沟槽延伸穿越半导体体区的边缘终端区域并且从半导体体区的第一表面开始朝向第二表面垂直穿过第一导电类型的区域；导电材料在边缘终端沟槽处垂直延伸以耗尽相邻沟槽之间的第一导电类型区域；绝缘材料在边缘终端沟槽处垂直延伸；与第一导电类型相反的第二导电类型的表面注入沿着与第一表面相邻的边缘终端沟槽的两边且与之平行延伸；与每一边缘终端沟槽相关联的导电通路，其在边缘终端沟槽两边上的表面注入之间形成电连接。
在半导体器件的有源区域内使用条纹状或闭合包状的RESURF结构难以在圆柱状结构中建立边缘终端，因为由于具有圆柱的RESURF效应非常小这个事实，所以圆柱状结构将需要靠近一起或具有极宽的沟槽区域。因此，优选边缘终端中的RESURF结构横向延伸穿越边缘终端区域。
然而发明者已经认识到采用横向延伸绝缘沟槽作为边缘终端结构的问题。下面将解释，为了使边缘终端结构正常工作，有必要在沟槽的一侧上形成的p-n结和在沟槽的另一侧上的p-n结之间转移电荷。相应地，发明者已经认识到当使用绝缘沟槽时，为了该结构正常工作有必要在沟槽的两侧之间提供导电通路。
在本发明的实施例中，半导体体区具有一个中心有源器件区域；并且边缘终端区域包围该中心有源器件区域。
多个边缘终端沟槽可以具有不同的深度，与半导体器件的中心区域相邻的沟槽比与外围区域相邻的沟槽深。
优选地，在沟槽处垂直延伸的导电材料是第二种导电类型。
导电通路可通过将导电层填充在与第一表面相邻的边缘终端沟槽的至少一部分中来形成。作为选择，导电通路可通过将导电层在第一表面上面延伸横向越过边缘终端沟槽来形成，该沟槽位于边缘终端沟槽的两侧上的表面注入之间。
导电通路可是掺杂的多晶硅，金属，或其它合适的材料。掺杂的多晶硅尤其合适。
在实施例中，导电材料是位于边缘终端沟槽的侧壁上的导电层，其从沟槽两侧上的表面注入开始向下延伸；绝缘材料填充沟槽的两侧上导电层之间的沟槽。
在替换的实施例中，绝缘材料是位于边缘终端沟槽的侧壁上向下延伸的绝缘层；导电材料填充了侧壁上绝缘材料之间的沟槽。
本发明也涉及制造半导体器件的方法，包括提供半导体体区，其具有相对的第一和第二表面以及相邻于第一表面的第一导电类型的半导体区域；形成横向穿过半导体体区并且从第一表面朝向第二表面垂直延伸的沟槽；用绝缘材料填充沟槽；沿沟槽的两侧形成与第一导电类型相反的第二导电类型的导电半导体区域；并且在沟槽的第一表面上淀积导电材料以在沟槽的两侧上的导电半导体区域之间形成导电通路。
现在将完全利用例子参照附图描述本发明，其中
图1示出依照本发明的一个结构的侧视图；图2示出依据图1的结构的顶视图；图3说明边缘耗尽结构中的电荷图；图4示出使用这种浮环结构的边缘终端方案的数值模拟结果；图5示出连接表面注入的两侧的可替代的方法；图6示出可沟槽填充的可替代的方法；和图7示出本发明的具有不同深度的沟槽的改进实施例。
参照图1和图2，n-型半导体衬底1含有在其一侧上淀积的n-型外延层3。这两层形成具有第一和第二表面的半导体体区9；第二表面7由半导体衬底1的后面形成，第一表面5由外延层3的顶面形成。
半导体体区9上的中心有源器件区域11以本领域技术人员众所周知的方式以有源垂直器件结构形成。在已公开的具体实施例中，提供了一个具有沟槽70的垂直RESURF结构。在半导体体区9的中心区域11和外围边缘13之间提供了具有本发明的边缘终端结构的边缘终端区域15。
多个沟槽17横向(看图2)延伸穿越在中心区域11周围的半导体体区9的第一表面5。从图2可看出，这些沟槽包围中心区域11。沟槽的侧壁18是p-型掺杂以形成导电层20。这些沟槽被绝缘电介质材料19填充。应当指出术语导电材料在此说明书中指能导电的材料，因此包括半导体和电阻材料。
P型表面注入21平行于沟槽延伸穿越半导体体区的第一表面5，一对p-型表面注入21围绕每一绝缘沟槽17。掺杂的多晶硅导电桥23连接穿越每一沟槽17的p-型表面注入21。沟槽17定义了在相邻沟槽之间的n-型区域31。
为了清楚，桥23从图2中被省略以能看到电介质填充19和表面注入21。此外，看图2的比例，电介质层19和表面注入23之间的p-型材料20也没有示出，只示出了两个沟槽17，尽管实际中可有更多的沟槽。
分别在有源区域的第一表面上和在半导体器件的第二表面上提供前面接触25和后面接触27以形成一个垂直半导体器件。
器件的制造从在衬底1上提供外延层3开始进行，接着形成沟槽17的图形，其从外延层3的前表面5开始通过外延层3向后表面7延伸。通过扩散硼进入硅侧壁中在沟槽17的侧壁上形成p-型薄层20。接着用电介质材料19填充这些沟槽。作为选择，能用掺杂的氧化物和硼注入硅中或者扩散进硅中来填充这些沟槽。也可使用其它掺杂剂。
接着采用离子注入形成P-型表面注入21。尽管没有示出，这个步骤也可以在有源区域11内淀积p-型层以形成p-n半导体二极管。接着形成掺杂的多晶硅23以连接相邻的表面注入21。
接着形成前面接触和后面接触25，27。
在使用中，用0V加到前面接触25上，半导体器件需要经受住在后面接触27上的大的正电压。为了不发生垂直击穿，p-型材料20引起外延层的相邻n-型区域31的耗尽。
设计边缘终端区域15中的边缘终端结构来避免边缘区域内的击穿。相邻沟槽环17之间的电压降是由耗尽相邻沟槽之间的n-型区域31所需要的电压决定。
具体地，参照图3，与区域31连接的表面注入21定义了正向偏置的p-n结33和反向偏置的p-n结35。碰撞电离作用产生电子-空穴对39，其在反向结35处引起小的空穴电流。浮置的p-型区域21的确切偏置是由这个空穴电流等于流过正向偏置的p-n结33的空穴的条件来决定，以避免空穴在表面注入区域21内积累。
因此，如果位于在沟槽的两侧上的表面注入21之间的导电通路23不存在，则在反偏结35处产生的空穴将不能通过到达正向结33。发明者已经认识到这将意味着简单获得平衡的机制不能发生。因此，提供通过金属化23确定的导电通路以允许边缘终端结构正确工作。
因此，依照本发明的布置也允许边缘终端结构用于条纹状或闭合包状沟槽设计，通过克服这些设计带来的其它的问题。这些设计尤其是具有在商业上的兴趣，因为它们在相同间距下提供了更好的RESURF。
本发明的效用如图4所述，它说明了在边缘区域15中的电势降的计算值。示出获得了一个非常小的电势降。
有大量的可能的方法连接沟槽17两侧上的表面注入21。图5a示出一种方法其中电介质19和p-填充的顶部是深刻蚀并且沟槽的顶部被填充有掺杂的多晶硅41。在图5b中，描述了一种可替代的方法，其中金属43形成了跨越表面注入21之间沟槽的桥来替代在图1所示的布置中使用的掺杂的多晶硅23。
一种形成绝缘沟槽的可替代的方法如图6所示。电介质62在沟槽17的侧壁18上生长，然后用p-掺杂的多晶硅60填充该沟槽。
本发明也应用于RESURF器件，该类器件具有在通过绝缘层与相邻漂移区域分隔的沟槽内包含的电阻材料。
本发明也不局限于前面提及的多种类型的RESURF器件。例如，本发明也应用于使用沿着比较厚的氧化物(200-400nm)排列的深沟槽并用高掺杂的多晶硅或金属填充沟槽作为场板。这种器件是已知的，例如根据US5,365,102(Mehrotra)。
本发明的再一个实施例，如图7所示，与图1所示的不同之处在于与半导体器件的中心区域11相邻的沟槽17比与半导体器件的外围13相邻的沟槽深。
通过允许在边缘终端区域的外面部分的电压下降比其它情况更多，这能够减少边缘终端区域的总尺寸。其中在边缘终端区域的外围处的沟槽具有和在边缘终端区域的中心处的沟槽相同的结构，沟槽的特性和间距需要由在与中心区域相邻的边缘终端区域部分存在的较高电场确定，它使逆着边缘终端区域的更多的外围通路上的电压降比可获得的最大值显著小。
因此，与图1的结构相比，图7的结构能节约硅的实际占用面积。
通过阅读本公开说明，本领域的技术人员将明显可做其它变化和修改。这种变化和修改可包括半导体器件的设计、制造和使用中已经知道的以及可结合或者替代此处描述的特征使用的等同的和其它的特征。尽管权利要求在此申请中规定了特别的特征组合，应当理解，公开说明的范围也包括此处明示或者暗示或者任何一般化公开的新特征或任何新特征组合，无论它是否象本发明一样减轻了任何或所有相同的技术问题。因此申请人提请注意新的权利要求阐述在本申请进行过程中或其它任何起源于此的申请的任何种类的特征和/或这种特征组合。
技术人员将认识到尽管该发明已经描述一个具有n-型和p-型区域特殊布置的器件，但是这些布置也可以颠倒。
本发明可应用于硅材料、镓砷材料和其它任何半导体材料制造的半导体结构。
如依赖于所需结构所要求的那样，有源区域11中的布置可变化-有源区域不必要也是一个RESURF结构。然而，本发明在沟槽或闭合包状的RESURF结构中具有特殊的好处。
权利要求
1.一种具有边缘终端结构的半导体器件，包括半导体体区(1，3)，其具有相对的第一(5)和第二(7)表面和在半导体体区的外围的边缘终端区域(15)；多个边缘终端沟槽(17)，其延伸穿越半导体体区(1，3)的边缘终端区域并且从半导体体区(1，3)的第一表面(5)向第二表面(7)垂直延伸通过第一导电类型的区域；导电材料(20，60)，其在边缘终端沟槽处垂直延伸以耗尽相邻沟槽之间的第一导电类型的区域；绝缘材料(19，62)，其在边缘终端沟槽处垂直延伸；与第一导电类型相反的第二导电类型的表面注入(21)，其沿着与第一表面相邻的边缘终端沟槽(17)的两侧且与之平行延伸；并且与各边缘终端沟槽(17)相关联的导电通路(23，41，43)，其在边缘终端沟槽(17)两侧上的表面注入(21)之间形成电连接。
2.依据权利要求1的半导体器件，其中在沟槽处垂直延伸的导电材料(20)是第二导电类型的半导体材料。
3.依据权利要求1或2的半导体器件，其导电通路(23，41，43)是由填充与第一表面相邻的边缘终端沟槽的至少一部分沟槽的导电层(41)形成。
4.依据权利要求1或2的半导体器件，其导电通路(23，41，43)由在第一表面上面延伸横向越过边缘终端沟槽两侧上的表面注入之间的边缘终端沟槽的导电层(23，43)形成。
5.依据任一前述权利要求的半导体器件，其中具有侧壁(18)的边缘终端沟槽(17)；导电材料(20)是沿着边缘终端沟槽的侧壁(18)从沟槽两侧上的表面注入向下延伸的导电层；和绝缘材料(19，62)填充沟槽两侧上的导电层之间的沟槽。
6.依据权利要求1到4的任一个权利要求的半导体器件，其中边缘终端沟槽具有侧壁(18)；绝缘材料(19，62)是在边缘终端沟槽的侧壁(18)上向下延伸的绝缘层；导电材料(20，60)填充在侧壁上的绝缘材料之间的沟槽。
7.依据任一前述权利要求的半导体器件，其中导电通路(23)是掺杂的多晶硅。
8.依据任一前述权利要求的半导体器件，其中半导体体区具有中心有源器件区域(11)和外围区域(13)；边缘终端区域(15)在外围区域(13)内包围半导体器件的中心区域；并且多个具有不同深度的沟槽(17)，与半导体器件的中心区域(11)相邻的沟槽(17)比与外围区域相邻的沟槽(17)深。
9.依据任一前述权利要求的半导体器件，其中半导体器件具有有源器件区域(11)，该有源器件区域包括横向穿越有源器件区域并从第一表面向第二表面垂直延伸的多个有源区域沟槽(70)。
10.一种半导体器件的制造方法，包括提供具有相对的第一(5)和第二(7)表面的半导体体区以及与第一表面相邻的第一导电类型的半导体区域(1，3)；形成横向穿过半导体体区并且从第一表面向第二表面垂直延伸的沟槽(17，70)；在各沟槽处形成垂直延伸的导电材料(20，60)和绝缘材料(19，62)；在边缘终端区域(15)中沿沟槽(17)的两侧形成与第一导电类型相反的第二导电类型的导电半导体区域(21)；和在沟槽的第一表面上淀积导电材料以形成沟槽两侧上的导电半导体区域之间的导电通路。
全文摘要
一种具有边缘终端区域(15)的半导体器件，该边缘终端区域含有多个沟槽(17)。在沟槽处形成导电材料(20)和绝缘材料(19)，和在沟槽的两边上形成表面注入(21)。导电桥(23)连接表面注入(21)以允许其在反向偏置下达到平衡。
文档编号H01L29/41GK1663050SQ03814932
公开日2005年8月31日 申请日期2003年6月13日 优先权日2002年6月25日
发明者R·范达伦, C·罗切福特 申请人:皇家飞利浦电子股份有限公司