专利名称：横向绝缘栅双极pmos器件的制作方法
技术领域：
本发明涉及绝缘体上半导体(SOI)器件领域，特别地涉及适用于高电压应用的横向SOI PMOS器件。
制作高电压功率器件时，通常必需在诸如击穿电压、尺寸、“开态”电阻、以及制作简单性与可靠性等方面进行权衡和折衷。经常地，改善一个参数(诸如击穿电压)会导致另一个参数(诸如“开态”电阻)的退化。
横向薄膜SOI器件的一个已知形式包含半导体衬底、衬底上的掩埋绝缘层、以及掩埋绝缘层上SOI层内的横向晶体管器件，该器件，例如MOSFET，包含掩埋绝缘层上的半导体表面层，并且具有在体区内形成的第一导电类型的源区，该体区具有与第一导电类型相反的第二导电类型；绝缘栅电极，位于体区的沟道区域上且与其绝缘；第一导电类型的横向漂移区；以及p型导电类型的漏区，漂移区横向地把该漏区与源区隔离开。
美国专利No.6,127,703公开了这种类型的器件，该专利与本发明共同转让并在此被引用作为参考。前述专利的器件为横向SOI PMOS器件，该器件具有各种增强其工作的特征，例如具有线性横向掺杂区域的薄SOI层及上覆的场电极(field plate)。这个器件为具有p型源区与漏区的p型沟道或PMOS晶体管，其制作采用传统上称为MOS技术的工艺。该PMOS晶体管设有重掺杂的p型漏区、适度掺杂的p型漏极缓冲区、以及轻度掺杂的p型漏极扩展区(extension region)；该器件的缺点为，所有开态电流都被迫流过轻掺杂表面p型漏极扩展区。该设计依靠p型扩展区内的低掺杂水平以维持高的击穿电压，这导致工作电阻非常高。
本发明提供了一种横向绝缘栅双极PMOS器件，其中n型横向漂移区具有线性渐变的电荷分布，使得横向漂移区内的掺杂水平沿着从漏区到源区的方向增加，且其中在适度掺杂的p型漏极缓冲区与轻度掺杂的p型漏极扩展区内添加表面相邻(surface adjoining)的n型导电注入物(implant)；轻度掺杂的漏极扩展区是贯穿从漏极向源极扩展的n型漂移区的表面形成的，但不与源区直接接触。这使得形成了双漏极PMOS器件，其中n型和p型端都可供电流流过。
在本发明的一个优选实施方案中，通过向PI(p型反转)缓冲区内注入SN(浅N型)杂质，在漏区的至少一部分形成正极，以增加总开态电流并减少电阻。
在本发明的另一个优选实施方案中，导电的场电极连接到PMOS器件的源区。
根据本发明的横向绝缘栅MOS器件提供的重大改进在于可以在相对简单经济且可采用传统技术实现PMOS结构的设计中获得增强的性能特性组合，尤其是例如电流与开态电阻特性，使器件适合在高电压、高电流环境以及特别是高击穿电压下工作。
然而，本发明意识到，可以通过实现具有用于这种电流的双电流通道的MOS器件而提供增加的电流。通过参考下文描述的实施方案的阐述，本发明的这些及其它方面将变得明显。
参考下面的描述并结合附图进行，将更加完整地了解本发明，其中
图1示出了现有技术的横向薄膜SOI PMOS器件的截面示意图；图2示出了根据本发明的横向薄膜绝缘SOI双极PMOS器件的截面示意图；以及图3为把现有技术PMOS器件和本发明双极PMOS进行比较的模拟性能曲线。
在附图中，具有相同导电类型的半导体区，其截面图中通常用相同方向的阴影线表示；且应该了解到，这些附图不是按比例绘制。
在图1的简化截面图中，SOI PMOS晶体管20a为美国专利No.6,127,703公开的一种横向薄膜器件，它包含半导体衬底22、掩埋绝缘层24、以及其中制作了该器件的半导体表面SOI层26。该PMOS晶体管包含p型导电类型的源区28、n型导电类型的体区30、n型导电类型的横向漂移区32、以及p型导电类型的漏区34a。基本的器件结构还包含栅电极36，如图中所示氧化物绝缘区38将栅电极和下面的半导体表面层26及器件的其它导电部分完全绝缘。
此外，PMOS晶体管20a包含体接触表面区40，其与源区28接触，位于体区30内，且其导电类型与体区30相同，但是掺杂浓度高于体区30。由源接触电极42提供与源区28的电学接触，同时为漏区34提供漏区接触电极44。在漂移区32内，为PMOS晶体管20a提供了表面接合p型导电的漏区扩展区46，其从p型漏区34a延伸到与源区28相邻、但没有与源区28直接接触。此外，在漂移区32内提供p型导电类型的缓冲区48，该缓冲区48在漏区34a下方从漏区扩展区46向下延伸至掩埋绝缘层24。
现在参考图2，示意性示出本发明的一个例子。本领域的技术人员将认识到，已经从本质上将现有技术的PMOS晶体管20a从图1所述器件改变为横向绝缘栅双极PMOS器件20b。如前结合PMOS晶体管20a所描述的，双极PMOS器件20b含有由半导电材料制成的衬底层22，其上重叠了绝缘层24与SOI表面层26。表面SOI层26包含p型源区28、n型体区30、掺杂水平从漏区到源区增加的具有线性渐变电荷分布的n型横向漂移区32、栅电极36、以及优选由氧化物制成的绝缘区38。重掺杂的n型体接触区40与位于体区30内的源区28接触，源区28与源区接触电极42连接。
然而，本发明建立了具有n型导电类型注入物的、作为第二电学路径锚的漏区34b。n型漏区34b的建立，形成了横向绝缘表面定向栅晶体管，该晶体管可以与横向绝缘栅表面-定向晶体管并行地工作，从而提供了第二电流路径并有效地降低了该器件的开态电阻。该器件提供了近表面路径浅p型PMOS元件以及掩埋的浅n/p型缓冲区/n型漂移区/n型体区路径，以支持比之前可能的电流更大的电流。
现在参考图3，所提供的图比较了本发明双极PMOS器件与在先专利6,127,703所述PMOS器件的导电性能。如图所示，现有技术PMOS器件的性能用曲线B表示，随电压增加电流逐渐增大。本发明的双极PMOS器件的预计性能用曲线A表示。本发明由于含有两个导电路径，在该图可见的整个正向电压区域获得的电流/电压斜率相对于现有技术增加了大约两倍的载流能力。对于该模拟性能，栅极和漏极接地，源极被拉起(pull up)。如前所述，电流流过平行的导电路径。
尽管结合其特定的实施方案描述了本发明，应该认识到，在不离开本发明的范围和精神的情况下可以进行各种修改和变化，所述范围和精神由所附权利要求进行更加明确和精确的定义。
权利要求
1.一种横向薄膜绝缘栅双极PMOS器件，包括半导体衬底，所述衬底上的掩埋绝缘层，以及所述掩埋绝缘层上SOI层内的横向PMOS器件，该器件包含在n型导电类型的体区内形成的p型导电类型的源区；n型导电类型的横向漂移区；与所述体区相邻的是导电类型为p型的漏区，且所述横向漂移区横向地将其与所述体区隔开；以及栅电极，位于在与所述体区相邻的所述横向漂移区的一部分上延伸的所述体区的一部分上，绝缘区把所述栅电极与所述体区绝缘，所述横向漂移区在其横向范围的主要部分上有线性渐变的电荷分布，使得所述横向漂移区内的掺杂水平沿从所述漏区向所述源区的方向增加，且其中所述源区、所述漂移区、以及所述漏区形成一个双极晶体管，在所述PMOS器件处于导通状态时，该晶体管可提供附加的电流路径，从而降低所述PMOS器件的开态电阻。
2.权利要求1的双极PMOS器件，其中所述漏区包含了在p反转缓冲区内形成的浅n型体接触表面区。
3.权利要求1的双极PMOS器件，其中所述n型体区由所述n型漂移区的一部分形成。
4.权利要求1的双极PMOS器件，进一步包含，在所述体区内形成的、与所述源区接触的n型体接触表面区。
5.权利要求1的双极PMOS器件，其中，当所述PMOS器件处于导通状态时，所述漏区也充当双极晶体管的发射极。
6.权利要求5的双极PMOS器件，其中，当所述PMOS器件处于导通状态时，所述源区也充当双极晶体管的集电极区域。
7.权利要求1的双极PMOS器件，其中，在所述漂移区内提供漏区扩展区，且该漏极扩展区从所述漏区扩展到与所述源区相邻，但不直接与其接触。
全文摘要
一种横向绝缘栅双极PMOS器件(20b)，包括半导体衬底(22)；掩埋绝缘层(24)；以及在掩埋绝缘层上的SOI层内、具有p型导电类型的横向PMOS晶体管器件。提供了与体区(30)相邻的、n型导电类型的横向漂移区(32)，并提供了p型导电类型的漏区，漂移区把该漏区横向地与体区隔离开。插在p型反转缓冲区内的浅n型接触表面区形成了n型导电类型的漏区(34b)。在体区(30)的一部分上形成栅电极(36)，工作时在该部分内形成沟道区，且该部分在与体区(30)相邻的横向漂移区(32)的一部分上扩展，绝缘区(38)把栅电极(36)与体区(32)及漂移区(32)绝缘。
文档编号H01L29/66GK1685518SQ03823271
公开日2005年10月19日 申请日期2003年9月17日 优先权日2002年9月30日
发明者T·勒塔维克, J·佩特鲁泽尔洛 申请人:皇家飞利浦电子股份有限公司