专利名称：具有防止等离子体损害的光子吸收层的半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件结构，以及一种用于在等离子体处理过程中防止对器件的等离子诱导损害的处理方法。特别是，本发明涉及一种MOSFET半导体器件结构，以及一种用于在层间介电层的高密度等离子体沉积过程中防止对栅极氧化物的等离子诱导损害的处理方法。
背景技术：
随着超大规模集成电路(ULSI)技术的不断进步，用于蚀刻和沉积的等离子体处理的应用也不断增加。由于较低的处理温度，等离子体沉积提供了很好的热平衡控制，所以等离子体沉积是一种优选的处理过程。等离子体沉积和蚀刻提供了很高的方向性，这种很高的方向性可以在沉积过程中产生很高的间隙填充能力。等离子体处理固有地会产生光子。当这些光子被栅极氧化物吸收时，它们会导致损害。这种损害被称为等离子诱导损害(PID)。PID降低栅极氧化物的可靠性，并可能增加器件失效的可能性。栅极氧化物中的PID导致了栅极漏电流。
尽管在过去对栅极氧化物的PID被认为是可以接受的，但近来，由于更薄的栅极氧化物的使用和高密度等离子体(HDP)沉积和蚀刻技术的使用，在栅极氧化物中产生了大量的PID，因此，考虑避免或将对栅极氧化物的PID损害减到最小是很必要的。HDP沉积和蚀刻处理与大部分光子联系在一起，而这些光子又具有更容易穿透各层栅极堆的可能，从而，对栅极氧化物造成更大的损害。事实上，与HDP联系在一起的光子的量可以足够克服对栅极堆的保护，该保护是由形成在栅极堆上的光子吸收层提供的。目前，HDP处理被广泛地用于进行栅极结构上的层间介电层沉积。因此，在这个过程中对栅极氧化物层的PID需要被消除掉或被减到最小以得到高的器件性能。下面参考图1和2更清楚地解释栅极氧化物层的PID问题。
图1示出了传统的MOS晶体管的结构。在一硅衬底10上形成有隔离区15、一栅极氧化物层20、一栅极导电层25和一栅极硬掩膜30。硬掩膜层30、栅极导电层25和栅极氧化物层20被形成图案，并且这三个层一起形成一栅极结构(G)。通过离子注入形成源极/漏极区40a和40b内较浅的轻掺杂部分。接下来，在栅极结构(G)上形成一栅极间隔35。然后，将杂质注入到衬底内以形成MOS晶体管中源极/漏极区40a和40b内重掺杂的较深的部分。接下来，在形成的结构上形成一蚀刻停止层45。形成该蚀刻停止层45用以保护源极/漏极区40a和40b的有效表面，并通过经过在接下来的步骤中形成的层间介电层50进行蚀刻来形成接触孔。
传统地，蚀刻停止层45是由氮氧化硅(SiON)或氮化硅(SiN)制成的。接下来，在蚀刻停止层45上沉积一层间介电层50。利用HDP处理在相邻栅极结构(G)之间的一较窄的空间内形成中间介电材料。但是HDP处理有这样一个问题，即其在高密度程度时产生光子。结果，在层间介电层50的沉积处理过程中光子被吸收到栅极氧化物层20内，并产生了一栅极漏电流。
参考图2更详细地解释栅极漏电流问题。图2示出了在利用HDP处理或不利用HDP处理形成层间介电层50时一栅极电流随栅极电压的变化，其中没有偏压连接到源极/漏极端。HDP沉积处理后，当将一电压施加到栅极导电层25上时，在栅极氧化物20中产生了一漏电流。图2中，用标记(a)指示的曲线示出了在没利用HDP处理沉积层间介电层50时在栅极氧化物20中的漏电流(Ig)。用标记(b)和(c)指示的曲线示出了在利用HDP处理沉积层间介电层50时与曲线(a)相比在栅极氧化物中更高的漏电流。对于标记为(c)的曲线，其利用了比(b)的时间更长的HDP处理时间(因此，产生了更多的光子)。更长的HDP处理时间导致了与曲线(b)相比在曲线(c)中更高的栅极漏电流。这种随等离子体处理增加了栅极氧化物的漏电流的现象就是等离子诱导损害(PID)。
如图3所示，在HDP处理中产生的光子的波长在300-800nm的范围内。由SiN制成的蚀刻停止层45不容易吸收波长大于300nm的光子。对于200nm以下的波长氮化硅的消光系数k是非零的，对于100nm左右波长其峰值为1.5。对于大于200nm的波长，氮化硅的k值主要为零(0)。对于大于大约200nm的波长，SiO2的k值主要为零(0)。对于SiON，该SiON是SiO2和SiN的混合物，对于大于200nm的波长希望其k值为零。因此，当被用于形成蚀刻停止层45时，氮化硅或SiON在吸收波长大于200nm的光子方面是无效的，在层间介电层50的HDP沉积过程中保护栅极氧化物层20不受PID方面也是无效的。由于上面的原因，希望有新的方法用来在层间介电层50的HDP沉积过程中防止或将栅极氧化物层20的PID减到最小。
发明内容
本发明的目的在于在层间介电层的HDP沉积处理过程中防止或将栅极氧化物的PID问题减到最小。本发明的一个主要特征包括通过插入光子吸收层提供一种用于吸收光子的装置，该光子波长范围为300-1200nm，其是在HDP处理过程中产生的，该光子吸收层是由具有比SiN或SiON更低的带隙能量的材料制成。
在本发明中，一硅锗层或者硅层和硅锗层一起被用作光子吸收层。
根据本发明实施例的特征，提供了MOSFET半导体器件结构，用于防止在层间介电层的高密度等离子体沉积过程中在栅极氧化物中的等离子诱导损害。
本发明还提供了制造MOSFET半导体器件结构的方法，目的在于防止在层间介电层的高密度等离子体沉积过程中在栅极氧化物中的等离子诱导损害。
根据本发明的一个实施例，提供了一种半导体器件，包括一衬底，一形成在衬底上的栅极结构，一具有硅锗层的光子吸收层，该硅锗层形成在栅极结构和衬底的上面，和一形成在光子吸收层上面的层间介电层。蚀刻停止层可以形成在栅极结构和光子吸收层之间。蚀刻停止层可以由SiN或SiON形成。
根据本发明的另一个实施例，提供了一种半导体器件，包括一衬底，一形成在衬底上的栅极结构，一具有硅层和硅锗层的多层光子吸收层，该硅层和硅锗层形成在栅极结构和衬底上面，和一形成在多层光子吸收层上面的层间介电层。蚀刻停止层可以形成在栅极结构和多层光子吸收层之间。蚀刻停止层可以由SiN或SiON形成。
根据本发明的又一个实施例，提供了一种半导体器件，包括一衬底，一形成在衬底上的栅极结构，一包含至少一种杂质并形成在栅极结构和衬底上面的硅层，该杂质具有小于硅带隙能量的带隙能量，和一形成在包含至少一种杂质的硅层上面的层间介电层。蚀刻停止层可以形成在栅极结构和包含至少一种杂质的硅层之间。蚀刻停止层可以由SiN或SiON形成。
根据本发明的一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成一栅极结构，在栅极结构和衬底上面形成一包含至少一种杂质的硅层，该至少一种杂质具有小于大约1.1eV的带隙能量，和形成一层间介电层，该层间介电层形成在包含至少一种杂质的硅层上面。根据本发明这个实施例的特征，包含至少一种杂质的硅层可以通过离子注入法将杂质注入到硅层中而形成。根据本发明这个实施例的另一个特征，可以将杂质注入到硅层以达到硅层的一预定深度，或者可以将杂质注入到硅层以达到硅层的一整个深度。根据本发明这个实施例的又一个特征，可以将杂质注入到硅层以达到硅层的一部分深度。根据本发明这个实施例的另一个特征，该方法可以包括在形成包含至少一种杂质的硅层之前在栅极结构和衬底上面形成一蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN或SiON形成。根据本发明这个实施例的再一个特征，包含在硅层中的杂质可以是锗。
根据本发明的另一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成一栅极结构，在栅极结构和衬底上面形成一硅层，在硅层上面形成一包含至少一种杂质的硅层，该至少一种杂质具有小于大约1.1eV的带隙能量，和在包含至少一种杂质的硅层上面形成一层间介电层。根据本发明这个实施例的一个特征，包含至少一种杂质的硅层可以通过离子注入法将杂质注入到硅层中而形成。根据本发明这个实施例的另一个特征，可以将杂质注入到硅层以达到硅层的一预定深度，或者可以将杂质注入到硅层以达到硅层的一整个深度。根据本发明这个实施例的又一个特征，可以将杂质注入到硅层以达到硅层的一部分深度。根据本发明这个实施例的另一个特征，制造半导体器件的方法还包括在形成硅层之前在栅极结构和衬底上面形成一蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN或SiON形成。根据本发明这个实施例的再一个特征，包含在硅层中的杂质可以是锗。
根据本发明的又一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成一栅极结构，在栅极结构和衬底上面通过外延生长法形成一硅锗层，和在硅锗层上面形成一层间介电层。根据本发明这个实施例的一个特征，该方法可以还包括在形成硅锗层之前在栅极结构和衬底上面形成一蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN或SiON形成。
根据本发明的又一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成栅极结构，在栅极结构和衬底上面形成一硅层，在硅层上面通过外延生长法形成一硅锗层，和在硅锗层上面形成一层间介电层。根据本发明这个实施例的一个特征，制造半导体器件的方法还包括在形成硅层之前在栅极结构和衬底上面形成一蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN或SiON形成。
根据本发明的一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成一栅极结构，在栅极结构和衬底上面通过外延生长法形成一硅锗层，在硅锗层上面形成一硅层；和在硅层上面形成一层间介电层。根据本发明这个实施例的一个特征，制造半导体器件的方法还包括在形成硅锗层之前在栅极结构和衬底上面形成蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN或SiON形成。
根据本发明的另一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成一栅极结构，通过离子注入法将锗离子注入到一第一硅层中以在栅极结构和衬底上面形成一硅锗层，在硅锗层上面形成一第二硅层，和在硅层上面形成一层间介电层。根据本发明这个实施例的一个特征，制造半导体器件的方法还包括在形成第一硅层之前在栅极结构和衬底上面形成一蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN或SiON形成。
根据本发明的又一个实施例，提供了一种制造半导体器件的方法，包括在衬底上形成一栅极结构，在栅极结构和衬底上面形成一硅层，通过使用预定能量的锗离子直接在栅极结构和衬底的顶部在硅层的底部形成一硅锗层，和在硅层上面形成一层间介电层。根据本发明这个实施例的一个特征，制造半导体器件的方法还包括在形成硅层之前在栅极结构和衬底上面形成一蚀刻停止层。根据本发明这个实施例的另一个特征，蚀刻停止层可以由SiN和SiON形成。
通过参考附图对优选实施例的详细描述将使本发明的上述和其它特征和优点对于本领域的普通技术人员变得更明显，附图中
图1示出了传统的MOS晶体管结构的横截面图；图2是示出了栅极电流随栅极电压变化的曲线图，其中没有偏压被施加到(浮点型)源极和漏极端上，并且是分别在(a)没有利用高密度等离子体处理，(b)利用了高密度等离子体处理，和(c)用比(b)更长的时间利用高密度等离子体处理沉积层间介电层时得到的曲线图；图3是示出了在200-800nm波长范围内与高密度等离子体处理有关的典型光发射光谱的图；图4是示出了Si和SiGe(摩尔百分比为20％Si∶80％Ge)的消光系数k随分子波长变化的曲线图；图5是示出了SiGe的带隙能量随SiGe化合物中的Ge原子分数变化的曲线图；图6A到6C通过根据本发明第一实施例的器件结构的横截面图示出了工艺流程步骤；图7示出了根据本发明第二实施例的器件结构的横截面图；和图8示出了根据本发明第三实施例的器件结构的横截面图。
具体实施例方式
在下文中将参考附图更完整地描述本发明，附图中示出了本发明的优选实施例。但是，本发明可以用不同的方式来实施，并且不应该把本发明理解为被限定到这里提到的实施例中。相反，提供这些实施例是使得这种公开将很详尽并完整，并且对于本领域的技术人员来说将完全覆盖本发明的范围。在附图中，为了清楚放大了各层和各部位的厚度。
在室温条件下硅层的带隙能量大约为1.1eV。硅在300-80nm的波长范围内具有非零的消光系数k。如图4所示，对于Si，在波长为大约430nm时峰值k的值大约为3.2，减小和增大波长时k值都会下降。在600-800nm的波长范围内时k值减小到小于2。
传统地，如下面的等式(1)和(2)所示根据Beer-LambertLaw表示出吸收系数α和消光系数kI＝I0e-αd(1)α＝4πk/λ (2)在上面的等式中，I是在光经过了吸收层后的光强度，I0是在入射时的初始光强度以及d是光吸收层的厚度。根据等式(2)，吸收系数α正比于消光系数k。因此，k的值越大，吸收系数α就越大。根据等式(1)，如果α增大，I就会按指数规律减小，因此就会吸收更多的光。因而，由于在300-600nm波长范围内k的值是非零的，在430nm附近其峰值为3.2，所以在300-600nm波长范围内时大部分的光子都被硅层吸收了。此外，根据等式(1)，I反比于吸收层的厚度。因此，重要的是认识到了根据撞击到吸收层上的光子的强度吸收层的厚度是固定的。
波长为300-600nm的光子很容易被硅层吸收，该硅层在300-600nm的波长范围内具有较高的消光系数。但是，与波长在300到600nm范围内的光子相比，波长大于600nm的光子不容易被硅层吸收。然而，当将锗注入到硅光子吸收层内时，光子吸收层的带隙就会随着Ge浓度的增加而减小，因此波长大于600nm的光子就会容易地被吸收层吸收了。图5中示出了光子吸收层的带隙能量随Si层中Ge浓度百分比的变化。随着包含在Si光子吸收层中的Ge含量的增加，光子吸收层的带隙能量从1.1eV减小到了0.7eV。随着光子吸收层带隙能量的减小，具有更长波长的光子就可以被吸收了。
等式(3)说明了带隙能量和特有的光子波长之间的相互关系。
E＝hν＝hc/λ(3)在等式(3)中，E表示能量，h是普朗克常数，ν表示光频率，c表示光速，λ表示光波长。根据等式(3)，E反比于λ。因此，随着光子波长的增加，其能量减小了。因此为了吸收波长高于600nm的光子，光子吸收层应该具有比Si的带隙小的带隙。
图4示出了硅锗层的吸收系数随光子波长的变化，该硅锗层的摩尔百分比为20％硅∶80％锗。从图4中可以清楚地看到，该硅锗层可以容易地吸收波长为600-900nm的光子。因此，为了扩展可以被光子吸收层吸收的光子的波长范围，有利的是在Si光子吸收层内包含有Ge。
下面参考图6A到6C提供根据本发明第一实施例的器件结构和制造这种器件的详细描述。
参考图6A，浅沟槽隔离105形成在半导体衬底100内。栅极氧化物110、栅极导电层115和硬掩模120以这种规定的顺序形成在衬底100上，并形成图案以形成栅极结构(g)。接下来，利用作为掩模的栅极结构(g)将杂质注入到衬底内以形成源极/漏极区130a、130b内浅的轻掺杂部分(LDD)。接下来，将绝缘层(未示出)沉积到栅极结构上。该绝缘层可以由氮化硅形成。通过各向异性蚀刻处理蚀刻该绝缘层，以形成栅极间隔125。接下来，通过利用一起作为注入掩模的栅极结构(g)和垫片125可以注入高剂量杂质，以形成源极/漏极区130a和130b内更深的重掺杂部分。
在上述成形的结构上沉积中间介电(ILD)层以及形成接触孔以通过ILD层连接源极/漏极区130a、130b是接下来的工艺步骤。此时，在沉积并蚀刻ILD层以形成接触孔之前，必须要保护源极/漏极区的表面以避免在对层间介电层150进行蚀刻以形成接触孔的过程中被损坏。还需要保护栅极结构(g)，以将在ILD层高密度等离子体(HDP)沉积处理步骤中栅极氧化层110的等离子诱导损害(PID)减到最小。从而，蚀刻停止层140形成在了上述成形的结构上。通常，与层间介电层150相比具有高蚀刻选择性的材料被用作蚀刻停止层140。例如，氮化硅层(SiN)或氮氧化硅层(SiON)可以被用作蚀刻停止层140。然后，为了将在沉积层间介电层150的过程中由HDP处理产生的PID减到最小，在蚀刻停止层140上形成一光子吸收层145。最初，光子吸收层145是完全由Si形成的。硅层的厚度从10到200埃。可以根据层间介电层150的厚度或HDP处理的时间来调整硅层的厚度。例如，在层间介电层150的厚度为4000-5000埃的情况下，光子吸收层145的厚度为50-70埃。在HDP处理过程中产生的光子中的大约50％被具有这种厚度的光子吸收层吸收。等离子体增强化学蒸气沉积(PECVD)处理可以被用于沉积光子吸收层145。因为PECVD处理具有很好的台阶覆盖性，所以光子吸收层145均匀地形成在蚀刻停止层140上。此外，因为光子吸收层145相对较薄，并且其处理时间只有1-10秒，所以在PECVD处理过程中不会产生可对栅极氧化层110带来任何损害的足够的光子。
接下来，如图6B中所示，利用离子注入处理来将锗注入到光子吸收层145中，该光子吸收层145最初是由Si形成的。注入硅层的锗离子具有比硅的带隙能量更低的带隙能量。结果，形成了锗化硅(SiGe)光子吸收层146。这意味着，Si光子吸收层145通过Ge注入被转换成了SiGe光子吸收层146。通常，锗具有大约0.7eV的带隙。从而，根据注入到最初Si层145中的锗离子的量控制了光子吸收层146的带隙能量。图5示出了SiGe光子吸收层146的带隙能量随SiGe层146中被注入的Ge的原子百分比的变化。当注入硅层145中的锗的量增加时，光子吸收层146的带隙能量从大约1.1eV减小到0.7eV。如上所述，由于光子吸收层146的带隙能量减小了，所以具有更长波长的光子也可以被光子吸收层146吸收。波长在300-600nm之间的光子很容易被硅层145吸收。但是，波长大于600nm的光子就很难被吸收到硅层145中。但是，当将锗注入到硅层145后，光子吸收层146的带隙减小了，波长大于600nm的光子就很容易被吸收了。图4示出了硅和硅锗(摩尔百分比为20％Si∶80％Ge)层的吸收系数随光子波长的变化。参考图4，很明显的是，硅锗(摩尔百分比为20％Si∶80％Ge)层可以很容易地吸收波长在大约600-900nm范围内的光子。可替换地，由SiGe合金制成的光子吸收层146可以通过外延生长法来形成，取代了通过将Ge离子注入Si层145的方法。还可以使用其带隙小于Si带隙(1.1eV)的其它任何一种元素来取代Ge。
在完成光子吸收层146的形成后，如图6C所示利用HDP处理形成层间介电层150。利用HDP处理形成的层间介电层150具有栅极结构(g)之间很好的填充沉积。在HDP处理过程中形成的大部分光子都被光子吸收层146吸收了。这样，上面就提供了根据本发明第一实施例的器件结构和该器件结构制造过程的详细描述。
现在将分别参考图7和图8描述根据本发明第二和第三实施例的器件结构和制造该器件的方法。直到蚀刻停止层140的形成，第二和第三实施例中制造该器件的方法都与用于第一实施例的描述相同。因此，这里将不再重复直到该步骤的过程描述。
如图7所示，根据本发明的第二实施例，硅层145和硅锗层146形成在蚀刻停止层140上。在本发明的第二实施例中，首先形成Si层145，该Si层145的厚度大于在第一实施例中形成的Si层145的厚度。形成该硅层145的过程与第一实施例的过程相似。在第二实施例中，为了形成多层光子吸收层147，在形成硅层145之后，整个Si层145的上面部分通过Ge离子注入被转换成SiGe层146。这样，图7中的多层光子吸收层147是由在底部的硅层145和SiGe层146形成的，其中在底部的硅层145直接在蚀刻停止层140上面，而SiGe层146直接在Si层145上面。可以通过调节Ge离子能量控制SiGe层的厚度，并且可以通过调节Ge离子注入剂量控制SiGe层中Ge浓度的百分比。SiGe层中Ge浓度的百分比可以是零(0)和100之间的任意一个值。可替换地，多层光子吸收层147中的SiGe层146还可以通过在硅层145上利用外延生长法来形成，取代了通过将Ge离子注入到Si层145中的方法。图7中的多层光子吸收层吸收波长在300-1200nm范围内的光子，这种光子是在层间介电层150的HDP沉积处理过程中产生的。顶部的SiGe(摩尔百分比为20％Si∶80％Ge)层146吸收波长在500-1200nm范围内的光子，底部的Si层145吸收波长在300-800nm范围内的光子。可以使用其带隙小于Si带隙(1.1eV)的其它任何一种元素以取代Ge。形成层间介电层的过程与第一实施例的相似。图7中没有示出层间介电层150。
根据本发明第三实施例在图8中示出的器件结构除了颠倒了多层光子吸收层147中Si层145和SiGe层146的顺序外，与图7中示出的相同。这样，首先直接在蚀刻停止层140的上面形成SiGe层146，然后直接在SiGe层146的上面形成Si层145。可以通过首先形成Si层，然后将Ge离子注入到Si层中以将其转换成SiGe层而形成SiGe层146。然后在完成层146的Ge离子注入过程之后在SiGe层146的上面形成Si层145。还可以通过将预定高能量的Ge注入到较厚的Si层中而形成SiGe层146。第三实施例中形成Si层145的过程可以与第一实施例的相似。预定高能量的Ge离子在远离Si层上面部分的地方停住，以在Si层145的底部形成浸入的SiGe层146，在上面部分上留下一Si层145。可替换地，可以通过外延生长技术形成SiGe层146和Si层145。图8中的多层光子吸收层147在吸收波长在300-1200nm范围内的光子方面也是很有效的(对于SiGe的摩尔百分比为20％Si∶80％Ge)，这种光子是在层间介电层150的HDP沉积过程中产生的。可以使用其带隙小于Si带隙(1.1eV)的其它任何一种元素以取代Ge。形成层间介电层的过程与第一实施例的相似。图8中没有示出层间介电层150。
这里已经公开了本发明的优选实施例，尽管使用了特定的条件，但仅是用普通的并且是描述性的意义来使用它们并进行解释，而并不是用于限定的目的。因此，对于本领域中的普通技术人员将能够理解的是，在不脱离接下来的权利要求中提到的本发明的精神和范围的情况下，在形式和细节上可以做出各种改变。
权利要求
1.一种半导体器件，包括一衬底；一形成在衬底上的栅极结构；一具有一硅锗层的光子吸收层，该硅锗层形成在栅极结构和衬底的上面；和一形成在光子吸收层上面的层间介电层。
2.如权利要求1所述的半导体器件，还包括一形成在栅极结构和光子吸收层之间的蚀刻停止层。
3.如权利要求2所述的半导体器件，其中蚀刻停止层是由SiN或SiON形成的。
4.一种半导体器件，包括一衬底；一形成在衬底上的栅极结构；一具有一硅层和一硅锗层的多层光子吸收层，该硅层和硅锗层形成在栅极结构和衬底上面；和一形成在多层光子吸收层上面的层间介电层。
5.如权利要求4所述的半导体器件，其中硅层在硅锗层下面。
6.如权利要求4所述的半导体器件，其中硅层在硅锗层上面。
7.如权利要求4所述的半导体器件，还包括一形成在栅极结构和多层光子吸收层之间的蚀刻停止层。
8.如权利要求7所述的半导体器件，其中蚀刻停止层是由SiN或SiON形成的。
9.一种半导体器件，包括一衬底；一形成在衬底上的栅极结构；一包含至少一种杂质并形成在栅极结构和衬底上面的硅层，该杂质具有小于硅带隙能量的带隙能量；和一形成在包含至少一种杂质的硅层上面的层间介电层。
10.如权利要求9所述的半导体器件，还包括一形成在栅极结构和包含至少一种杂质的硅层之间的蚀刻停止层。
11.如权利要求10所述的半导体器件，其中蚀刻停止层是由SiN或SiON形成的。
12.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；在栅极结构和衬底上面形成一包含至少一种杂质的硅层，该至少一种杂质具有一小于大约1.1eV的带隙能量；和形成一层间介电层，该层间介电层形成在包含所述至少一种杂质的硅层上面。
13.如权利要求12所述的制造半导体器件的方法，其中包含所述至少一种杂质的硅层是通过离子注入法将杂质注入到硅层中而形成的。
14.如权利要求13所述的制造半导体器件的方法，其中将杂质注入到硅层以达到硅层的一预定深度。
15.如权利要求14所述的制造半导体器件的方法，其中将杂质注入到硅层以达到硅层的一整个深度。
16.如权利要求14所述的制造半导体器件的方法，其中将杂质注入到硅层以达到硅层的一部分深度。
17.如权利要求12所述的制造半导体器件的方法，还包括在形成包含所述至少一种杂质的硅层之前在栅极结构和衬底上面形成蚀刻停止层。
18.如权利要求17所述的制造半导体器件的方法，其中蚀刻停止层是由SiN或SiON形成的。
19.如权利要求12所述的制造半导体器件的方法，其中杂质是锗。
20.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；在栅极结构和衬底上面形成一硅层；在硅层上面形成一包含至少一种杂质的硅层，该至少一种杂质具有小于大约1.1eV的带隙能量；和在包含所述至少一种杂质的硅层上面形成一层间介电层。
21.如权利要求20所述的制造半导体器件的方法，其中包含所述至少一种杂质的硅层是通过离子注入法将杂质注入到硅层中而形成的。
22.如权利要求21所述的制造半导体器件的方法，其中将杂质注入到硅层以达到硅层的一预定深度。
23.如权利要求22所述的制造半导体器件的方法，其中将杂质注入到硅层以达到硅层的一整个深度。
24.如权利要求22所述的制造半导体器件的方法，其中将杂质注入到硅层以达到硅层的一部分深度。
25.如权利要求20所述的制造半导体器件的方法，还包括在形成硅层之前在栅极结构和衬底上面形成一蚀刻停止层。
26.如权利要求25所述的制造半导体器件的方法，其中蚀刻停止层是由SiN或SiON形成的。
27.如权利要求20所述的制造半导体器件的方法，其中杂质是锗。
28.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；在栅极结构和衬底上面通过外延生长法形成一硅锗层；和在硅锗层上面形成一层间介电层。
29.如权利要求28所述的制造半导体器件的方法，还包括在形成硅锗层之前在栅极结构和衬底上面形成一蚀刻停止层。
30.如权利要求29所述的制造半导体器件的方法，其中蚀刻停止层是由SiN或SiON形成的。
31.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；在栅极结构和衬底上面形成一硅层；在硅层上面通过外延生长法形成一硅锗层；和在硅锗层上面形成一层间介电层。
32.如权利要求31所述的制造半导体器件的方法，还包括在形成硅层之前在栅极结构和衬底上面形成一蚀刻停止层。
33.如权利要求32所述的制造半导体器件的方法，其中蚀刻停止层是由SiN或SiON形成的。
34.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；在栅极结构和衬底上面通过外延生长法形成一硅锗层；在硅锗层上面形成一硅层；和在硅层上面形成一层间介电层。
35.如权利要求34所述的制造半导体器件的方法，还包括在形成硅锗层之前在栅极结构和衬底上面形成一蚀刻停止层。
36.如权利要求35所述的制造半导体器件的方法，其中蚀刻停止层是由SiN或SiON形成的。
37.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；通过离子注入法将锗离子注入到一第一硅层中以在栅极结构和衬底上面形成一硅锗层；在硅锗层上面形成一第二硅层；和在硅层上面形成一层间介电层。
38.如权利要求37所述的制造半导体器件的方法，还包括在形成第一硅层之前在栅极结构和衬底上面形成一蚀刻停止层。
39.如权利要求38所述的制造半导体器件的方法，其中蚀刻停止层是由SiN或SiON形成的。
40.一种制造半导体器件的方法，包括在衬底上形成一栅极结构；在栅极结构和衬底上面形成一硅层；通过使用预定能量的锗离子直接在栅极结构和衬底的顶部在硅层的底部形成一硅锗层；和在硅层上面形成一层间介电层。
41.如权利要求40所述的制造半导体器件的方法，还包括在形成硅层之前在栅极结构和衬底上面形成一蚀刻停止层。
42.如权利要求41所述的制造半导体器件的方法，其中蚀刻停止层是由SiN和SiON形成的。
全文摘要
一种MOSFET器件结构和制造该器件结构的方法，其中，为了避免在层间介电层的高密度等离子体沉积过程中对栅极氧化物的等离子诱导损害，在栅极结构和衬底上面形成一光子吸收层。该器件结构可以包括在光子吸收层下面的蚀刻停止层。该光子吸收层整体上都由硅锗形成，或者它可以是由硅层和硅锗层形成的多层。在多层结构中，硅锗层可以形成在硅层的顶部，或者反之亦然。硅锗层可以通过将锗离子注入到硅层中来形成，或者通过硅锗合金层的外延生长法来形成。在光子吸收层中，锗可以由带隙能量小于硅带隙能量的其它元素来取代。
文档编号H01L21/336GK1542985SQ20041005953
公开日2004年11月3日 申请日期2004年3月12日 优先权日2003年3月12日
发明者宋升 , 宋升喆 申请人:三星电子株式会社