专利名称：微型致冷器及其制备方法
技术领域：
本发明是一种用来提高对激光器件、计算机CPU的温度控制，改善芯片内部的散热，从而提高器件芯片的工作效率，延长使用寿命的技术，属于先进制造与自动化技术领域，背景技术目前，热电材料可以构成固态致冷器与发电器。而固态的温差发电器和致冷器是利用电子的珀尔帖(Peltier)效应带走多余的热量，其主要面临的是热电转化效率问题。热电致冷器件的性能指标一般用品质系数ZT进行描述，其数学表达式为ZT＝S2σT/k，其中T为绝对温度，S为材料的塞贝克(Seebeck)系数，σ为电导率，k为导热系数。
当前工业上实际运用的热电材料多为体态材料，对于常规体态的温差电器件而言，热单元的最小厚度一般在几毫米左右。目前，体态的温差致冷器一般采用Bi2Te3或以其为基的热电材料。但体态Bi2Te3或其合金的加工工艺与IC(IntegratedCircuit)工艺不兼容。选择与IC工艺兼容，同时又具有较高热电品质指数的微型结构热电材料是设计高性能热电器件的关键。
对于微型致冷器件而言，热单元的厚度薄的可达到1～10μm，厚的在100μm左右。由于微型器件采用薄膜工艺，界面的接触热阻、接触电阻成为影响器件性能的重要因素，同时材料的选择对器件性能也有影响。这类微型致冷器面临的主要挑战是热电材料的选择以及其制造工艺问题。为了提高微型器件的工作性能力，相继提出一些微型加工工艺，有电化学沉积、电镀以及溅射实现金属成膜。电化学沉积形成P型与N型热电偶对时，热偶对腿的高度可以灵活地控制在几十微米范围，该工艺缺点是不能保证薄膜质量的一致均匀性和材料的纯度，从面制约了器件的工作效率。用薄膜的电镀工艺来沉积V族和VI族化合物薄膜，形成热偶对，这种工艺与电化学沉积工艺的区别在于P型与N型的热单元被沉积在不同的基片上，从而导致后续的键合工艺十分困难。而采用溅射制膜工艺在SOI基片上形成P型、N型的BiTe合金的热偶单元，器件的稳定性能较好，作为致冷器，可以形成10K左右的温差，器件的尺寸可以控制在100μm2∽1mm2。但是这种工艺需要严格控制热电单元的厚度，在每个基片键合的过程中，若单元的厚度不同将造成器件分离，形成断路，其次，也要求热单元与金属电极位置的精确定位，以减小接触电阻。另一方面，由于所用的材料为V族和VI族化合物薄膜，系统热电品质指数ZT不能突破体态材料的极限，从而限制了器件的工作效率。
发明内容
技术内容为了克服现有热电致冷器的材料以及加工工艺的不足，本发明提供一种多级的微型致冷器及其制备方法，该致冷器提高了系统工作的可靠性，提高器件的工作效率，为制造工艺带来很大的方便。
技术方案该致冷器为多层结构，最下层为高温区域，在高温区域上分别设有两块金属层，在其中一块金属层上设有P型半导体，在另一块金属层上设有N型半导体，在P型半导体和N型半导体的上面设有一块整体的上金属层，在上金属层的上面为低温区域。
该致冷器的具体结构分为上、下两部分；下面部分的最下层为P型半导体的Si基底，在P型半导体的Si基底上设有缓冲层即P型半导体的不掺杂层，在P型半导体的不掺杂层上相间隔的设有P型半导体的第一重掺杂层，在P型半导体的第一重掺杂层上设有P型半导体的超晶格层，在P型半导体的超晶格层上设有P型半导体的第二重掺杂层，在P型半导体的第二重掺杂层上设有P型半导体的轻掺杂层；上面部分的最上层为N型半导体的Si基底，在N型半导体的Si基底下设有N型半导体的不掺杂层，在N型半导体的不掺杂层下相间隔的设有N型半导体的第一重掺杂层，在N型半导体的第一重掺杂层下设有N型半导体的超晶格层，在N型半导体的超晶格层下设有N型半导体的第二重掺杂层，在N型半导体的第二重掺杂层下设有N型半导体的轻掺杂层；该上、下两部分交叉相吻合，在吻合处填有化学镀形成的金属薄膜。该致冷器的单元厚度在1～10μm范围内。
本发明采用III-V族半导体材料或IV族半导体材料中的硅锗超晶格材料，同时果用化学镀工艺与氧化物隔离工艺相结合形成多级的微型致冷器。用等离子增强化学气相沉积(PECVD)二氧化硅薄膜保护层，二氧化硅可隔离P-N向的电流，实现电流的单一流动方式，从而避免热电单元在中间级的短路问题，提高了系统工作的可靠性，实现阵列式致冷。用化学镀工艺对热电单元实现金属成膜，可实现薄膜金属的一致均匀性和材料的纯度，从而降低接触分布电阻，提高器件的工作效率，同时化学镀工艺制膜不需要严格控制热电单元的厚度，即在键合的过程中热电单元的厚度可以不同，也不用为了减小接触电阻而要求热单元与金属电极位置的精确定位。这为制造工艺带来很大的方便。
本发明具体的制备方法为第一步对基底进行前处理第二步用MBE(分子束外延)或MOCVD(金属氧化物化学气相沉积)方法分别在两个硅基底上生长P型与N型的超晶格薄膜，在超晶格薄膜的上面有覆盖层，在超晶格薄膜的下面有缓冲层，最下面为硅基底；半导体结构表
第三步一次刻蚀分别在已经生长好的P型、N型半导体上对其进行刻蚀，刻蚀到P型、N型半导体的第一重掺杂层(即将轻掺杂层、第二重掺杂层以及超晶格层刻蚀掉)；二次刻蚀作光刻胶保护层，用反应离子刻蚀，刻蚀到P型、N型半导体的缓冲层(即将第一重掺杂层刻蚀掉)，然后清除残留的光刻胶；第四步等离子增强化学气相沉积(PECVD)二氧化硅薄膜作为保护层；第五步用等离子轰击掉多余的二氧化硅，只留下超晶格侧壁上的二氧化硅第六步作光刻胶层，即将P型、N型半导体的底面、两端的侧面作光刻胶保护层；第七步将P型和N型半导体键合；第八步采用化学镀工艺镀上一薄膜金属层，使P型和N型半导体之间键合面接触密切，镀层薄膜均匀一致；第九步剥离光刻胶。
有益效果微型结构材料为提高品质系数ZT提供了广泛的空间，可实现点冷却，提高单位面积的冷却效率，而且采用III-V族或IV族金属材料中的硅锗超晶格材料制造的热电器件与微型处理器的加工工艺兼容。用二氧化硅作保护层，可隔离P-N向的电流，实现电流的单一流动方式，从而避免热电单元在中间级的短路问题，提高了系统工作的可靠性，实现阵列式致冷。采用化学镀工艺所形成的金属膜一致性好，不仅串联总电阻明显优于其他金属成膜工艺，分布电阻也优于其它工艺，可以解决接触电阻的难题，同时，可利用化学镀工艺成膜的可选择性，实现金属有选择性成膜，有利于提高多级热电单元的工作稳定性。
本发明的多级固态热电材料致冷器是利用电子的珀尔贴(Peltier)效应带走多余的热量，提高致冷效率，不用严格控制热电单元的厚度，即在键合过程中热电单元的厚度可以不同。采用化学镀工艺，使得金属与半导体的接触问题得到了很好的解决，提高了金属薄膜覆盖的一致性和降低了接触电阻。
图1致冷器原理图，珀尔帖(Peltier)效应示意图。图中1.高温区域，2.金属层，3.P型半导体，4.上金属层，5.低温区域，6.N型半导体。
图2-1～图2-11为本发明制备步骤中，各步骤的示意图，图2-1硅基底生长超晶格结构示意图，图2-2经过一次刻蚀后的结构图示意图，图2-3经过二次刻蚀后的结构图示意图，图2-4等离子增强化学气相沉积(PECVD)二氧化硅保护层示意图，图2-5、图2-6等离子轰击多余的二氧化硅薄膜示意图，图2-7、图2-8作光刻胶层示意图，图2-9P、N型半导体键合示意图，图2-10对多级热电单元进行化学镀工艺示意图，图2-11剥离光刻胶示意图，图中7.P型半导体的Si基底，8.P型半导体的不掺杂层，9.P型半导体的第一重掺杂层，10.P型半导体的超晶格层，11.P型半导体的第二重掺杂层，12.P型半导体的轻掺杂层，13.P型半导体上的二氧化硅薄膜，14.N型半导体的Si基底，15.N型半导体的不掺杂层，16.N型半导体的第一重掺杂层，17.N型半导体的超晶格层，18.N型半导体上的二氧化硅薄膜，19.N型半导体的第二重掺杂层，20.N型半导体的轻掺杂层，21.N型半导体上的光刻胶层，22.P型半导体上的光刻胶层，23.化学镀形成的金属薄膜。
具体实施例方式
本发明采用化学镀金属成膜工艺与氧化物隔离工艺相结合形成多级的微型致冷器。该致冷器为多层结构，最下层为高温区域1，在高温区域1上分别设有两块金属层2，在其中一块金属层2上设有P型半导体3，在另一块金属层2上设有N型半导体6，在P型半导体3和N型半导体6的上面设有一块整体的上金属层4，在上金属层4的上面设有一块低温区域5。
该致冷器的具体结构分为上、下两部分；下面部分的最下层为P型半导体的Si基底7，在P型半导体的Si基底7上设有缓冲层即P型半导体的不掺杂层8，在P型半导体的不掺杂层8上相间隔的设有P型半导体的第一重掺杂层9，在P型半导体的第一重掺杂层9上设有P型半导体的超晶格层10，在P型半导体的超晶格层10上设有P型半导体的第二重掺杂层11，在P型半导体的第二重掺杂层11上设有P型半导体的轻掺杂层12；上面部分的最上层为N型半导体的Si基底14，在N型半导体的Si基底14下设有N型半导体的不掺杂层15，在N型半导体的不掺杂层15下相间隔的设有N型半导体的第一重掺杂层16，在N型半导体的第一重掺杂层16下设有N型半导体的超晶格层17，在N型半导体的超晶格层17下设有N型半导体的第二重掺杂层19，在N型半导体的第二重掺杂层19下设有N型半导体的轻掺杂层20；该上、下两部分交叉相吻合，在吻合处填有化学镀形成的金属薄膜23。该致冷器的单元厚度在1～10μm范围内。
采用III-V族半导体材料或IV族半导体材料中的硅锗超晶格材料，用化学镀铜工艺与二氧化硅薄膜工艺相结合形成多级的微型致冷器。采用等离子增强化学气相沉积二氧化硅薄膜作保护层，用化学镀铜工艺对P、N型半导体的键合面(P型半导体的轻掺杂层、第一重掺杂层与N型半导体的第一重掺杂层、轻掺杂层)间实现金属成膜。
具体的制备方法为第一步对P型半导体的硅基底7、N型半导体的硅基底14进行预处理先用氢氟酸(HF)酸洗，然后再用去离子水超声波清洗，第二步用MBE(分子束外延)方法在P型半导体的硅基底7上生长.P型半导体的超晶格层10(Si0.7Ge0.3/Si)，该超晶格层薄膜厚度有3000纳米，在该超晶格薄膜中，在生长Si0.7Ge0.3层的同时对其进行掺杂，掺杂浓度为6.47×1019cm-3，而在生长Si层时对其不进行掺杂，在超晶格薄膜的一个周期内，Si0.7Ge0.3的厚度为5纳米，Si的厚度为10纳米。
在超晶格薄膜的上方是一层Si0.9Ge0.1薄膜，即P型半导体的第二重掺杂层11，这层薄膜的厚度是250纳米，其掺杂浓度为6.47×1019cm-3，在该层上面还有一Si0.9Ge0.1薄膜，即P型半导体的轻掺杂层12，这层薄膜的厚度是250纳米，其掺杂浓度大于等于1×1020cm-3。在超晶格薄膜的下方是一Si0.9Ge0.1层，即P型半导体的第一重掺杂层9，这层薄膜的厚度是1000纳米，掺杂浓度为6.47×1019cm-3，该层下面还有一Si0.9Ge0.1层，即P型半导体的缓冲层8，该层厚度有1000纳米。在所有掺杂中，我们选择的掺杂元素是钠，即是P型掺杂。
同样用MBE方法在另一贵基底上加工出N型半导体，其掺杂元素为钕，掺杂浓度见表，其尺寸与P型掺杂相同。
P型的超晶格结构详细说明表
N型的超晶格结构详细说明表
第三步一次刻蚀，分别对已经生长好的P型、N型半导体按一定形状进行刻蚀，刻蚀到底部的Si0.9Ge0.1重掺杂的层，即P型半导体的第一重掺杂层9、N型半导体的第一重掺杂层16，即将顶部Si0.9Ge0.1薄膜层，即P型半导体的第二重掺杂层11、P型半导体的轻掺杂层12、N型半导体的第二重掺杂层19、N型半导体的轻掺杂层20以及其下面的超晶格薄膜层即P型半导体的超晶格层10、N型半导体的超晶格层17刻蚀掉。整个刻蚀厚度有3500纳米。
二次刻蚀，作光刻胶保护层(用负胶)，厚度不小于超晶格厚度，120℃下坚膜5分钟。反应离子刻蚀，终止于超晶格薄膜下的Si0.9Ge0.1无掺杂层即P型半导体的无掺杂层8和N型半导体的无掺杂层15，然后清除残留的光刻胶。
第四步等离子增强化学气相沉积(PECVD)二氧化硅保护层，即P型半导体上的二氧化硅薄膜13、N型半导体上的二氧化硅薄膜18。沉积厚度3000埃。
第五步等离子轰击掉多余的二氧化硅，只留下超晶格侧壁上的二氧化硅。
第六步作光刻胶保护层，即N型半导体上的光刻胶层21、P型半导体上的光刻胶层22(用负胶)。
第七步将P型和N型半导体阳极键合，P型和N型半导体在静电场作用下键合在一起。
第八步采用化学镀铜工艺对P、N型半导体的键合面间(P型半导体的轻掺杂层12、P型半导体的第一重掺杂层9分别与N型半导体的第一重掺杂层16、N型半导体的轻掺杂层20间的键合面)实现金属成膜。
1、预处理1.)在水中用超声波清洗5分钟；2.)室温条件下，在酒精溶液中对其用超声波清洗；3.)将其放入去离子水中超声波清洗；4.)用4％的NaOH溶液刻蚀；5.)放入水中超声波清洗；6.)侵入感光性溶液中十分钟；7.)去离子水清洗；8.)侵入催化活性溶液中五分钟；9.)去离子水清洗。
2、化学镀铜镀液中HCHO是还原剂，KNaC4H4O5·4H2O与乙二胺四乙酸(EDTA)是络合剂。
表三 感光性溶液与催化活性溶液的组成
表四 化学镀铜的溶液组成
第九步剥离光刻胶层，即N型半导体上的光刻胶层21和P型半导体上的光刻胶层22。
在图1中，当电流由金属层4流向P型半导体3时，接触处将吸收热量，从而产生低温区域5。同样，当电流由N型半导体6流向金属层4时接触处也将吸收热量，因而用金属相连的一端不断从周围环境吸收热量，使周围环境的温度下降构成致冷器。相反，热电材料两端的温差将产生电流，从而形成微型电流产生器。
在图2-11中，电流由N型半导体的第一重掺杂层16流向化学镀形成的金属薄膜23，流向P型半导体的轻掺杂层12，流向P型半导体的第二重掺杂层11，流向P型半导体的超晶格层10，再流向P型半导体的第一重掺杂层9。由于P型半导体的缓冲层8是绝缘的，故电流又流向化学镀形成的金属薄膜23，再流向P型半导体材料，从而可以实现电流的单一方向流动即可实现电流由N→P→N→P....故可以连续从周围环境吸收热量，使得周围的温度下降，从而构成多级固态致冷器。
权利要求
1.一种微型致冷器，其特征在于该致冷器为多层结构，最下层为高温区域(1)，在高温区域(1)上分别设有两块金属层(2)，在其中一块金属层(2)上设有P型半导体(3)，在另一块金属层(2)上设有N型半导体(6)，在P型半导体(3)和N型半导体(6)的上面设有一块整体的上金属层(4)，在上金属层(4)的上面为低温区域(5)。
2.如权利要求1所述的微型致冷器，其特征在于该致冷器的具体结构分为上、下两部分；下面部分的最下层为P型半导体的Si基底(7)，在P型半导体的Si基底(7)上设有缓冲层即P型半导体的不掺杂层(8)，在P型半导体的不掺杂层(8)上相间隔的设有P型半导体的第一重掺杂层(9)，在P型半导体的第一重掺杂层(9)上设有P型半导体的超晶格层(10)，在P型半导体的超晶格层(10)上设有P型半导体的第二重掺杂层(11)，在P型半导体的第二重掺杂层(11)上设有P型半导体的轻掺杂层(12)；上面部分的最上层为N型半导体的Si基底(14)，在N型半导体的Si基底(14)下设有N型半导体的不掺杂层(15)，在N型半导体的不掺杂层(15)下相间隔的设有N型半导体的第一重掺杂层(16)，在N型半导体的第一重掺杂层(16)下设有N型半导体的超晶格层(17)，在N型半导体的超晶格层(17)下设有N型半导体的第二重掺杂层(19)，在N型半导体的第二重掺杂层(19)下设有N型半导体的轻掺杂层(20)；该上、下两部分交叉相吻合，在吻合处填有化学镀形成的金属薄膜(23)。
3.如权利要求1所述的微型致冷器，其特征在于该致冷器的单元厚度在1～10μm范围内。
4.一种如权利要求1所述的微型致冷器的制备方法，其特征在于采用III-V族半导体材料或IV族半导体材料中的硅锗超晶格材料，同时采用化学镀工艺与氧化物隔离工艺相结合形成多级的微型致冷器；采用等离子增强化学气相沉积二氧化硅薄膜保护层，用化学镀铜工艺对P、N型半导体的键合面间实现金属成膜，具体的制备方法为第一步对基底进行前处理；第二步用分子束外延或金属氧化物化学气相沉积方法分别在两个硅基底上生长P型与N型的超晶格薄膜，在超晶格薄膜的上面有覆盖层，在超晶格薄膜的下面有缓冲层，最下面为硅基底；第三步一次刻蚀分别在已经生长好的P型、N型半导体上对其进行刻蚀，刻蚀到P型、N型半导体的第一重掺杂层，即将轻掺杂层、第二重掺杂层以及超晶格层刻蚀掉二次刻蚀作光刻胶保护层，用反应离子刻蚀，刻蚀到P型、N型半导体的缓冲层，即将第一重掺杂层刻蚀掉，然后清除残留的光刻胶；第四步等离子增强化学气相沉积二氧化硅薄膜作为保护层；第五步用等离子轰击掉多余的二氧化硅，只留下超晶格侧壁上的二氧化硅；第六步作光刻胶层，即将P型、N型半导体的底面、两端的侧面作光刻胶保护层；第七步将P型和N型半导体键合；第八步采用化学镀工艺镀上一薄膜金属层，使P型和N型半导体之间键合面接触密切，镀层薄膜均匀一致；第九步剥离光刻胶。
全文摘要
微型致冷器及其制备方法是一种用来提高对激光器件、计算机CPU的温度控制，改善芯片内部的散热，从而提高器件芯片的工作效率，延长使用寿命的技术，该致冷器为多层结构，自下至上顺序为高温区域(1)，金属层(2)，P型半导体(3)、N型半导体(6)，上金属层(4)，低温区域(5)。其制备方法是采用III－V族半导体材料或IV族半导体材料中的硅锗超晶格材料，同时采用化学镀工艺与氧化物隔离工艺相结合形成多级的微型致冷器；采用等离子增强化学气相沉积二氧化硅薄膜保护层，用化学镀铜工艺对P、N型半导体的键合面间实现金属成膜。
文档编号H01L35/28GK1610139SQ20041006571
公开日2005年4月27日 申请日期2004年11月15日 优先权日2004年11月15日
发明者陈云飞, 陈益芳, 杨决宽 申请人:东南大学