专利名称：半导体集成电路装置的制作方法
技术领域：
本发明涉及防止寄生效应引起的电机驱动电路的误动作的半导体集成电路装置。
背景技术：
在现有的三相电机驱动器中，在直流电源VCC、GND之间串联连接的晶体管(Tr1-Tr2、Tr3-Tr4、Tr5-Tr6)被并联连接。将从Tr1-Tr2、Tr3-Tr4以及Tr5-Tr6之间取出的输出端子连接到电机M上。而且，产生伴随电机的旋转/停止的正/反向的电动势。公开了以下结构在晶体管的集电极/发射极之间连接保护二极管，使电动势变为固定电位，保护包含串联连接的晶体管的IC的内部(例如参照专利文献1)。
而且，公开了现有的DC电机的正转反转控制电路(例如参照非专利文献1)。
专利文献1特开平6-104459号公报(第13-14页、第16-第17图)非专利文献1三浦宏文「メカトロニクス」ォ一ム社，P.204-205在现有的半导体集成电路装置中，例如在从驱动元件的导通动作向截止动作转移时，从电机产生反向的电动势(以下称作反电动势)。而且，根据该反电动势，对驱动电机的驱动元件的集电极区域施加负电位。由此，由驱动元件、衬底、控制元件构成的寄生晶体管的发射极区域和基极区域的PN结区域产生自由载流子(电子)。该自由载流子(电子)经由衬底从形成驱动元件的岛区域流入其它的岛区域。特别地，当自由载流子(电子)流入控制驱动元件的控制元件时，控制元件进行误动作。其结果，有以下问题伴随控制元件的误动作，作为截止动作的驱动元件进行导通动作，向电机传送错误的信号，妨碍电机的正常动作。
发明内容
鉴于所述的各情况而完成的本发明的半导体集成电路装置，形成多层的逆导电型外延层，层叠在一导电型的半导体衬底上；以及分离区域，将所述外延层区分为多个岛区域，所述岛区域至少形成驱动元件，驱动电机；以及控制元件，控制该驱动元件；其特征在于在形成所述控制元件的岛区域，在所述衬底和该衬底上表面层叠的第一层的外延层之间形成逆导电型的埋入扩散区域，并且，在所述第一层的外延层上表面的外延层之间，形成成为接地状态的一导电型的埋入扩散区域。从而，在本发明的半导体集成电路装置中，在形成控制元件的岛区域，在衬底和第一层的外延层之间形成逆导电型的埋入扩散区域。而且，在该逆导电型的埋入扩散区域的上表面形成成为接地状态的一导电型的埋入扩散区域。由此，由于电机的反电动势，从驱动元件产生的自由载流子(电子)经由该逆导电型的扩散区域被引出，可以防止流入控制元件。其结果，通过驱动元件产生的自由载流子可以防止控制元件进行误动作。另一方面，一导电型的埋入扩散区域承担作为控制元件的衬底的作用。
而且，在本发明的半导体集成电路装置中，其特征在于区分形成所述控制元件的岛区域的分离区域和所述一导电型的埋入扩散区域相连，而且在位于形成所述控制元件的岛区域的附近的最上层的外延层上形成施加电源电位的逆导电型的扩散区域。从而，在本发明的半导体集成电路装置中，可以经由施加电源电位的逆导电型的扩散区域，对逆导电型的埋入扩散区域施加电位。由此，由于电机的反电动势，驱动元件产生的自由载流子(电子)经由该逆导电型的扩散区域更精确地被引出。
而且，在本发明的半导体集成电路装置中，其特征在于形成所述驱动元件的岛区域被一导电型的连接扩散区域包围，该一导电型的连接扩散区域被接地。从而，在本发明的半导体集成电路装置中，层叠多层的外延层，但在形成驱动元件的区域中，也可以由接地状态的扩散区域承担衬底的作用。
而且，在本发明的半导体集成电路装置，形成多层的逆导电型外延层，层叠在一导电型的半导体衬底上；以及分离区域，将所述外延层区分为多个岛区域，所述岛区域至少形成驱动元件，驱动电机；以及控制元件，控制该驱动元件；其特征在于在形成所述控制元件的岛区域，在所述衬底和该衬底上表面层叠的第一层的外延层之间形成逆导电型的埋入扩散区域，并且，在所述第一层的外延层上表面的外延层之间，形成成为接地状态的一导电型的埋入扩散区域。从而，在本发明的半导体集成电路装置中，在形成控制元件的岛区域，在衬底和第一层的外延层之间形成逆导电型的埋入扩散区域。而且，在该逆导电型的埋入扩散区域的上表面形成成为接地状态的一导电型的埋入扩散区域。由此，由于电机的反电动势，从驱动元件产生的自由载流子(电子)经由该逆导电型的扩散区域被引出，可以防止流入控制元件。其结果，通过驱动元件产生的自由载流子可以防止控制元件进行误动作。另一方面，一导电型的埋入扩散区域承担作为控制元件的衬底的作用。
在本发明的半导体集成电路装置中具有形成电机的驱动元件的岛区域和形成控制该驱动元件的控制元件的岛区域。通过施加电源的逆导电型的埋入扩散区域，形成控制元件的岛区域和衬底被区分开。由此，在本发明中，由于电机的反电动势，可以防止从驱动元件的PN结区域产生的自由载流子(电子)从该一导电型的埋入扩散区域流入控制元件内。其结果，通过该自由载流子(电子)可以防止控制元件进行误动作，通过防止控制元件的误动作，也可以防止驱动元件的误动作。
而且，在本发明的半导体集成电路装置中，在形成控制元件的岛区域中，在衬底上表面层叠多层的外延层。在衬底和第一层的外延层之间，形成施加电源电位的逆导电型的埋入扩散区域。而且，在第一层的外延层上表面的外延层之间，形成一导电型的埋入扩散区域。该一导电型的埋入扩散区域与形成控制元件的岛区域的分离区域相连。由此，在本发明中，在逆导电型的埋入扩散区域的上表面形成接地状态的一导电型的埋入扩散区域，可以使一导电型的埋入扩散区域的杂质浓度形成要求的浓度。其结果，一导电型的扩散区域可以更精确地成为接地状态，所以可以完成作为衬底的作用，并抑制控制元件中的闭锁(latch up)现象。
而且，在本发明的半导体集成电路装置中，在分别独立的区域形成逆导电型的埋入扩散区域，防止从驱动元件产生的自由载流子(电子)流入控制元件；以及一导电型的埋入扩散区域，抑制控制元件中的闭锁现象。由此，本发明中涉及两埋入扩散区域，可以分别设为所希望的杂质浓度，所以可以分别得到两埋入扩散区域中的效果。
图1是用于说明作为本发明的一实施方式的半导体集成电路装置的截面图。
图2是作为本发明的一实施方式的半导体集成电路装置的电路图。
图3是用于说明作为本发明的一实施方式的半导体集成电路装置的截面图。
图4是用于说明作为本发明的一实施方式的半导体集成电路装置的截面图。
图5是用于说明作为本发明的一实施方式的半导体集成电路装置的截面图。
图6是用于说明作为本发明的一实施方式的半导体集成电路装置的截面图。
具体实施例方式
以下，参照图1～图6详细说明本发明的半导体集成电路装置的一实施方式。
图1、图3、图4、图5以及图6是表示本发明的半导体集成电路装置的结构的截面图，图2是本发明的半导体集成电路装置的电路图的一部分。
如图1所示，在P型的单晶硅衬底4上，层叠例如厚度为2～10μm左右的N型的第一外延层5。在该第一外延层5上，层叠例如厚度为2～10μmN型的第二外延层6。而且，在衬底4、第一外延层5以及第二外延层6上，通过贯通它们的P型的分离区域7形成第一岛区域8、第二岛区域9、第三岛区域10以及第四岛区域11。另外，虽然未图示，但在衬底4、第一外延层5以及第二外延层6上也通过分离区域7形成其它的岛区域。然后，在其它的岛区域中配置IIL(Integrated Injection Logic)等的各种元件。
该分离区域7由以下区域构成从衬底4表面向上下方向扩散的第一分离区域12；从第一外延层5表面向上下方向扩散的第一分离区域13；以及从第二外延层6表面形成的第二分离区域14。而且，通过三者12、13、14相连，将衬底4、第一外延层5以及第二外延层6分离为岛状。
在本实施方式的半导体集成电路装置1中，在第一岛区域8以及第二岛区域9中形成构成小信号部2的NPN晶体管、横向PNP晶体管。在第三岛区域10形成作为电机的驱动元件的功率NPN晶体管3。而且，在本实施方式中，形成第四岛区域11，使其包围构成小信号部2的第一岛区域8以及第二岛区域9。
而且，虽然未图示，但在第外延层6上表面堆积LOCOS氧化膜、硅氧化膜等。而且，经由在硅氧化膜等上形成的接触孔，堆积势垒金属(barriermetal)层以及铝层，并形成电极。以下，说明第一岛区域8、第二岛区域9第三岛区域10以及第四岛区域11中形成的元件。
首先，说明第一岛区域8中形成的NPN晶体管。如图所示，在第一外延层5以及第二外延层6的边界部分形成N型的埋入扩散区域15。而且，在作为集电极区域使用的第二外延层6上，从其表面形成P型的扩散区域16以及N型的扩散区域17。例如，P型的扩散区域16作为基极区域，N型的扩散区域17作为集电极导出区域。而且，从P型的扩散区域16的表面形成N型的扩散区域18。而且，因为N型的扩散区域18作为发射极区域使用，所以构成NPN晶体管。
接着，说明在第二岛区域9形成的横向PNP晶体管。如图所示，在第一外延层5以及第二外延层6的边界部分形成N型的埋入扩散区域19。而且，在作为基极区域使用的第二外延层6上，从该表面形成P型的扩散区域20、21以及N型的扩散区域22。例如，P型的扩散区域20作为发射极区域，P型的扩散区域21作为集电极区域。另外，在图中，P型的扩散区域21被独立绘制，但实际上，一体形成以包围P型的扩散区域20。另一方面，将N型的扩散区域22作为基极导出区域使用。通过该结构构成横向PNP晶体管。
接着，说明在第三岛区域10中形成的功率NPN晶体管3。如图所示，在第一外延层5以及第二外延层6的边界部分形成N型的埋入扩散区域23。从第二外延层6的表面形成N型的扩散区域24，扩散区域24和埋入扩散区域23相连。而且，在由N型的扩散区域24包围的区域中，从第二外延层6的表面形成P型的扩散区域25。在P型的扩散区域25中，从其表面形成N型的扩散区域26。而且，在本实施方式中，将N型的第二外延层6作为集电极区域，将N型的埋入扩散区域23、扩散区域24作为集电极导出区域。将P型的扩散区域25作为基极区域，将N型的扩散区域26作为发射极区域，构成功率NPN晶体管3。
这里，在本实施方式中，例如将流过数mA左右的主电流的情况称作NPN晶体管，例如将流过数A左右的主电流的情况称作功率NPN晶体管。
接着，说明在第四岛区域11中形成的并被施加了施加电源电位的N型的扩散区域。如图所示，在第一外延层5以及第二外延层6的边界部分形成N型的埋入扩散区域27。从第二外延层6表面形成N型的扩散区域28，两者连结。而且，对N型的扩散区域28施加电源电压。由此，在对功率NPN晶体管3施加电机的反电动势时，可以抽出从功率NPN晶体管3产生的自由载流子(电子)。
另外，如上所述，不必限定于第四岛区域11包围小信号部2的结构。例如，也可以在构成小信号部2的各个岛区域配置第四岛区域11。在这种情况下，也可以在第四岛区域11的任意位置配置施加了电源电位的N型的扩散区域。
如上所述，在本实施方式中，配置第四岛区域11，使其包围构成小信号部2的第一岛区域8以及第二岛区域9。而且，在第一岛区域8、第二岛区域9以及第四岛区域11中，N型的埋入扩散区域29与衬底4和第一外延层5的边界部分一体形成。按照该结构，在形成小信号部2的第一岛区域8以及第二岛区域9等中，通过N型的埋入扩散区域29区分衬底4和第一外延层5。而且，在N型的埋入扩散区域29延伸的第四岛区域11中，在其上表面形成施加了电源电位的N型的扩散区域27、28。由此，在本实施方式中，在形成小信号2的区域，实际上，在施加电源电位的N型的埋入扩散区域29，区分衬底4和第一外延层5。
另外，在本实施方式中，在第四岛区域11中，N型的埋入扩散区域29和N型的埋入扩散区域27连结的结构也可以。在该结构的情况下，在N型的埋入扩散区域29中，可以更准确地施加电源电位。
如图所示，在本实施方式中，在构成小信号部2的第一岛区域8以及第二岛区域9中，在衬底4和第一外延层5的边界部分形成P型的埋入扩散区域30。此时，在本实施方式中，在形成P型的埋入扩散区域30的区域中形成N型的埋入扩散区域29。由此，形成P型的埋入扩散区域30，使其从N型的埋入扩散区域29的上表面以及下表面导出。
一方面，在构成小信号部2的第一岛区域8以及第二岛区域9中，P型的埋入扩散区域31与第一外延层5和第二外延层6的边界部分一体形成。而且，P型的埋入扩散区域31与构成小信号部2的岛区域的分离区域7相连。由此，在本实施方式中，在衬底4和第一外延层5的边界面上配置施加了电源电位的N型的埋入扩散区域29。另一方面，P型的埋入扩散区域31成为经由分离区域7接地的状态，P型的埋入扩散区域31承担作为衬底的作用。而且，P型的埋入扩散区域31在其底部与P型的埋入扩散区域30相连。
换言之，在本实施方式中，在构成小信号部2的第一岛区域8以及第二岛区域9中，施加电源电位的N型的埋入扩散区域29在衬底4和第一外延层5的边界部分形成。另一方面，接地状态的P型的埋入扩散区域31在第一外延层5以及第二外延层6的边界部分形成。而且，通过N型的埋入扩散区域29和P型的埋入扩散区域31分别独立形成在不同的区域，可以设为所希望的杂质浓度的扩散区域。
由此，在本实施方式中，在后面详述，在N型的埋入扩散区域29中，施加电源电位。由此，可以防止从功率NPN晶体管3产生的自由载流子(电子)流入小信号部2。其结果，可以抑制自由载流子(电子)引起的小信号部2的误动作。另一方面，在P型的埋入扩散区域31中，通过设定为所希望的杂质浓度，可以更准确地设为接地状态。而且，P型的埋入扩散区域31承担作为功率NPN晶体管3的作用，可以防止闭锁现象。
另外，如上所述，在形成N型的埋入扩散区域29的区域内，形成P型的埋入扩散区域30，但P型的埋入扩散区域30的形成是任意的。但是，形成P型的埋入扩散区域30，并使其于P型的埋入扩散区域31连结，P型的埋入扩散区域31进一步成为接地状态。
接着，如图2所示，本实施方式的半导体集成电路装置1是用于驱动电机的驱动器IC，将该电路图的一部分进行图示。例如，在电机驱动用电源线上连接作为电机的驱动元件的功率NPN晶体管A的集电极电极。功率NPN晶体管A的发射极电极域电机的输出端连接。另一方面，作为控制元件的横向PNP晶体管C的集电极电极和功率NPN晶体管A的基极电极经由电阻R1连接。而且，横向PNP晶体管C的发射极电极连接到电源线。基极电极与例如作为电流镜电路形成的另一个横向PNP晶体管的基极电极连接。而且，经由该横向PNP晶体管连接到电源线。
在本实施方式中，通过设为所述电路，例如在从作为驱动元件的功率NPN晶体管3的导通动作转移到截止动作时，由于电机的反电动势，在功率NPN晶体管3的集电极区域施加负电位。此时，在形成功率NPN晶体管3的第三岛区域10中，在衬底4和第一外延层5的边界部分形成P型的埋入扩散区域32。而且，P型的埋入扩散区域32与区分第三岛区域10的分离区域7相连，所以为接地状态。
按照这样的结构，在第三岛区域10中，在由N型的第一外延层5、P型的衬底4以及埋入扩散区域32、小信号部2的N型的埋入扩散区域29组成的寄生NPN晶体管中，在发射极区域和基极区域的结区域(以下称作寄生结区域)施加正向偏置。由此，从该寄生结区域产生自由载流子(电子)。
但是，在本实施方式中，通过设为所述的元件结构，防止从功率NPN晶体管3的寄生结区域产生的自由载流子(电子)经由衬底4流入小信号部2。具体来说，在形成小信号部2的岛区域8、9中，N型的埋入扩散区域29区分衬底4和第一外延层5。而且，N型的埋入扩散区域29和N型的扩散区域27、28互相靠近。换言之，实际上，在施加电源电位的N型的埋入扩散区域29，区分小信号部2和衬底4。
由此，在本实施方式中，在电机的反电动势产生时，从功率NPN晶体管3产生的自由载流子(电子)通过衬底4流入施加电源电位的N型的埋入扩散区域29。而且，流入的自由载流子(电子)经由在第四岛区域11中形成的N型的扩散区域27、28被引出。此时，在形成小信号部2的岛区域8、9中、N型的埋入扩散区域29和第二外延层6通过处于接地状态的P型的埋入扩散区域31被分离。
其结果，在构成小信号部2的NPN晶体管、横向PNP晶体管中流入自由载流子(电子)，在进行截止动作时，没有进行导通动作的误操作。而且，可以防止由于构成小信号部2的NPN晶体管、横向PNP晶体管的误动作，并防止作为驱动元件的功率NPN晶体管3在截止动作时进行导通动作。
接着，如图3所示，在本实施方式中，例如作为电机的驱动元件也可以使用功率MOS晶体管41。另外，在第一岛区域8、第二岛区域9以及第四岛区域11中形成的元件与图1的情况同样，所以在这里参照其说明。而且，在以下的说明中，对与在图1所示的半导体集成电路装置中说明的各结构元件相同的结构元件赋予相同的符号。
在P型的单晶硅衬底4上层叠例如厚度为2～10μm左右的N型的第一外延层5。在该第一外延层5上，层叠例如厚度为2～10μm左右的N型的第二外延层6。而且，在衬底4、第一外延层5以及第二外延层6中，通过贯通它们的P型的分离区域7，形成第一岛区域8、第二岛区域9、第三岛区域10以及第四岛区域11。而且，和图1所示的情况相同，在第一岛区域8形成NPN晶体管，在第二岛区域9形成横向NPN晶体管，通过在这些岛区域8、9中形成的元件构成小信号部2。
另一方面，在本实施方式中，作为电机的驱动元件，可以使用功率MOS晶体管41。如图所示，在第三岛区域10中，在第一外延层5以及第二外延层6的边界部分形成N型的埋入扩散区域42。从第二外延层6的表面形成N型的扩散区域43和44、P型的扩散区域45。在P型的扩散区域45中，从其表面形成N型的扩散区域46。在第二外延层6的表面上经由栅极氧化膜48形成栅极电极49。而且，在本实施方式中，将N型的扩散区域43、44作为漏极区域，将N型的扩散区域46作为源极区域，将P型的扩散区域45作为沟道形成区域，构成功率MOS晶体管41。另外，和图1的情况相同，在形成功率MOS晶体管41的第三岛区域10中，在衬底4和第一外延层5的边界部分形成P型的埋入扩散区域47。而且，P型的埋入扩散区域47与区分第三岛区域10的分离区域7连结，所以为接地状态。
这里，在本实施方式中，将流过例如数A左右的主电流的情况称作功率MOS晶体管。
在本实施方式中，作为电机的驱动元件，在使用功率MOS晶体管41的情况，也和使用功率NPN晶体管3的情况相同，例如在从作为驱动元件的功率MOS晶体管41的导通动作向截止动作转移时，由于电机的反电动势，在功率MOS晶体管41的漏极区域中，施加负电位。而且，在第三岛区域10中，在由N型的外延层5、P型的衬底4以及埋入扩散区域47、小信号部2的N型的埋入扩散区域29组成的寄生NPN晶体管中，在发射极区域和基极区域的结区域(以下称作寄生结区域)施加正向偏置。由此，从该寄生结区域产生自由载流子(电子)。
但是，在本实施方式中，通过设为所述的元件结构，防止从功率MOS晶体管41的寄生结区域产生的自由载流子(电子)经由衬底4流入小信号部2。由此，在构成小信号部2的NPN晶体管、横向PNP晶体管中流入自由载流子(电子)，在进行截止动作时，没有进行导通动作的误动作。而且，可以防止由于构成小信号部2的NPN晶体管、横向PNP晶体管的误动作，而使作为驱动元件的功率MOS晶体管41在截止动作时进行导通动作。
接着，如图4所示，在本实施方式中，例如作为电机的驱动元件使用功率NPN晶体管3，在形成该驱动元件的岛区域，实际上，在施加电源电位的N型的埋入扩散区域中，区分衬底4和第一外延层5的情况也可以。另外，在第一岛区域8、第二岛区域9以及第三岛区域10中形成的元件与图1的情况相同，所以这里参照其说明。而且，在以下的说明中，对于与在图1所示的半导体集成电路装置中说明的各构成元件相同的构成元件赋予相同的符号。
在P型的单晶硅衬底4上，层叠例如厚度为2～10μm左右的N型的第一外延层5。在该第一外延层5上，层叠例如厚度为2～10μm的N型的第二外延层6。而且，在衬底4、第一外延层5以及第二外延层6上，通过贯通它们的P型的分离区域7形成第一岛区域8、第二岛区域9、第三岛区域10以及第四岛区域11。而且，与图1所示的情况相同，在第一岛区域形成NPN晶体管，在第二岛区域9形成横向PNP晶体管，由在这些岛区域8、9中形成的元件构成小信号部2。
而且，在本实施方式中，如图所示，在构成功率NPN晶体管3的第三岛区域10中，N型的埋入扩散区域53在衬底4和第一外延层5的边界部分形成。在本实施方式中，在形成功率NPN晶体管3的第三岛区域10中，通过N型的埋入扩散区域53区分衬底4和第一外延层5。而且，在N型的埋入扩散区域53延伸的第四岛区域11中，在其上表面形成施加电源电位的N型的扩散区域51、52。由此，在本实施方式中，实际上，在施加电源电位的N型的埋入扩散区域53中，区分形成功率NPN晶体管3的区域、衬底4和第一外延层5。
另外，在本实施方式中，在第四岛区域11中，N型的埋入扩散区域53和N型的埋入扩散区域51相连的结构也可以。在该结构的情况下，可以在N型的埋入扩散区域53中更精确地施加电源电压。
而且，在本实施方式中，如图所示，在构成功率NPN晶体管3的第三岛区域10中，P型的扩散区域54在衬底4和外延层5的边界部分一体形成。此时，在本实施方式中，在形成P型的埋入扩散区域54的区域中，形成N型的埋入扩散区域53。而且，形成P型的埋入扩散区域54，使其从N型的埋入扩散区域53的上表面以及下表面导出。
一方面，在构成功率NPN晶体管3的第三岛区域10中，P型的埋入扩散区域55在第一外延层5以及第二外延层6的边界部分形成。而且，P型的埋入扩散区域55与第三岛区域10的分离区域7连接。由此，在本实施方式中，在衬底4和第一外延层5的边界面上配置施加电源电压的N型的埋入扩散区域53。另一方面，P型的埋入扩散区域55成为经由分离区域7接地的状态。而且，P型的埋入扩散区域55承担作为功率NPN晶体管3的衬底的作用。而且，P型的埋入扩散区域55也与其底部的P型的埋入扩散区域54连结。
换言之，在本实施方式中，在第三岛区域10中，施加电源电压的N型的埋入扩散区域53在衬底4和第一外延层5的边界部分形成。另一方面，设为接地状态的P型的埋入扩散区域55在第一外延层5以及第二外延层6的边界部分形成。而且，N型的埋入扩散区域53和P型的埋入扩散区域55分别独立形成在不同的区域。因此，两埋入扩散区域53、55可以设为所希望的杂质浓度的扩散区域。
在本实施方式中，如上所述，例如在从作为驱动元件的功率NPN晶体管3的导通动作向截止动作转移时，由于电机的反电动势，在功率NPN晶体管3的集电极区域施加负电位。而且，在第三岛区域10中，在由功率NPN晶体管3的N型的埋入扩散区域23、P型的埋入扩散区域54和55、N型的埋入扩散区域53组成的寄生NPN晶体管中，在发射极区域和基极区域的结区域(以下称作寄生结区域)施加正向偏置。从该寄生结区域产生自由载流子(电子)。
但是，在第三岛区域10中，实际上在施加电源电压的N型的扩散区域51、52、53中被包围，所以自由载流子(电子)从N型的扩散区域51、52、53被引出。换言之，可以防止从第三岛区域10产生的自由载流子(电子)流入构成小信号部2的岛区域。由此，在构成小信号部2的NPN晶体管、横向PNP晶体管中流入自由载流子(电子)，在截止动作时，没有进行导通动作的误动作。而且，可以防止基于构成小信号部2的NPN晶体管、横向PNP晶体管的误动作，而使作为驱动元件的功率NPN晶体管3在截止动作时进行导通动作。
接着，如图5所示，在本实施方式中，在图4所示的半导体集成电路装置中，例如作为电机的驱动元件也可以使用功率MOS晶体管41。另外，在第一岛区域8、第二岛区域9以及第四岛区域11中形成的元件与图4的情况相同，所以这里参考其说明。而且，在以下的说明中，对于与在图1、图3以及图4所示的半导体集成电路装置中说明的各构成元件相同的构成元件赋予相同的符号。
在P型的单晶硅衬底4上，层叠例如厚度为2～10μm左右的N型的第一外延层5。在该第一外延层5上，层叠例如厚度为2～10μm的N型的第二外延层6。而且，在衬底4、第一外延层5以及第二外延层6上，通过贯通它们的P型的分离区域7形成第一岛区域8、第二岛区域9、第三岛区域10以及第四岛区域11。而且，与图1所示的情况相同，在第一岛区域形成NPN晶体管，在第二岛区域9形成横向PNP晶体管，由在这些岛区域8、9中形成的元件构成小信号部2。
而且，在本实施方式中，如图所示，在构成功率NPN晶体管3的第三岛区域10中，N型的埋入扩散区域53在衬底4和第一外延层5的边界部分形成。按照该结构，在本实施方式中，在形成功率MOS晶体管41的第三岛区域10中，通过N型的埋入扩散区域53区分衬底4和第一外延层5。而且，在N型的埋入扩散区域53延伸的第四岛区域11中，在其上表面，形成施加电源电压的N型的扩散区域51、52。因此，在本实施方式中，在形成功率MOS晶体管41的区域中，实际上，在施加电源电压的N型的埋入扩散区域53中，区分衬底和第一外延层5。
另外，在本实施方式中，在第四岛区域11中，N型的埋入扩散区域53和N型的埋入扩散区域51相连的结构也可以，在该结构的情况下，在N型的埋入扩散区域53中，可以更准确的施加电源电位。
而且，如使用图4进行的上述说明，在本实施方式中，在第三岛区域10中，P型的埋入扩散区域54在衬底4和第一外延层5的边界部分一体形成。一方面，P型的埋入扩散区域55在第一外延层5以及第二外延层6的边界部分一体形成。而且，P型的埋入扩散区域55与第三岛区域10的分离区域7连结。由此，在本实施方式中，在衬底4和第一外延层5的边界面上配置施加电源电压的N型的埋入扩散区域53。另一方面，P型的埋入扩散区域55成为经由分离区域7接地的状态。而且，P型的埋入扩散区域55承担作为功率MOS晶体管41的衬底的作用。而且，P型的埋入扩散区域55在其底部与P型的埋入扩散区域54连结。
换言之，在本实施方式中，在第三岛区域10中，施加电源电压的N型的埋入扩散区域53在衬底4和第一外延层5的边界部分形成。另一方面，设为接地状态的P型的埋入扩散区域55在第一外延层5以及第二外延层6的边界部分形成。而且，N型的埋入扩散区域53和P型的埋入扩散区域55分别独立形成在不同的区域。因此，两埋入扩散区域53、55可以设为所希望的杂质浓度的扩散区域。
在本实施方式中，如上所述，例如从作为驱动元件的功率MOS晶体管41的导通动作向截止动作转移时，由于电机的反电动势，在功率MOS晶体管41的漏极区域施加负电位。而且，在第三岛区域10中，在由功率MOS晶体管41的N型的埋入扩散区域42、P型的埋入扩散区域54和55、N型的埋入扩散区域53构成的寄生NPN晶体管中，在发射极区域和基极区域的结区域(以下称作寄生结区域)施加正向的偏置。由此，从该寄生结区域产生自由载流子(电子)。
但是，在第三岛区域10中，实际上，施加电源电位的N型的埋入扩散区域53区分衬底4和第一外延层5。而且，产生的自由载流子(电子)从N型的扩散区域51，52、53被引出。换言之，可以防止从第三岛区域10产生的自由载流子(电子)流入构成小信号部2的岛区域。由此，在构成小信号部2的NPN晶体管、横向PNP晶体管中流过自由载流子(电子)，在进行截止动作时，没有进行导通动作的误动作。而且，可以防止根据构成小信号部2的NPN晶体管、横向PNP晶体管的误动作，而使作为驱动元件的功率MOS晶体管41在截止动作时进行导通动作。
接着，如图6所示，在本实施方式中，作为电机的驱动元件也可以在功率NPN晶体管63、构成小信号部62的PNP晶体管、横向PNP晶体管等的每个中使用所述的寄生效应对策结构。
如图所示，在P型的单晶硅衬底64上，层叠例如厚度为2～10μm左右的N型的第一外延层65。在该第一外延层65上，层叠例如厚度为2～10μm的N型的第二外延层66。而且，在衬底64、第一、第二以及第三外延层65、66、67上，通过贯通它们的P型的分离区域68形成第一岛区域69、第二岛区域70以及第三岛区域71。另外，虽然未图示，但在衬底64、第一、第二以及第三外延层65、66、67上也通过分离区域68形成其它的岛区域。然后，在其它的岛区域中配置IIL(Integrated Injection Logic)等的各种元件。
该分离区域68由从第一外延层65表面向上下方向扩散的第一分离区域72、从第二外延层66表面向上下方向扩散的第二分离区域73、从第三外延层67表面形成的第三分离区域74构成。而且，通过三者72、73、74相连，将衬底64、第一、第二以及第三外延层65、66、67分离为岛状。
在本实施方式的半导体集成电路装置61中，在第一以及第二岛区域69、70中，形成构成小信号部62的NPN晶体管、横向PNP晶体管。在第三岛区域71中，形成作为电机的驱动元件的功率NPN晶体管63。而且，虽然未图示，但在第三外延层67上表面上堆积LOCOS氧化膜、硅氧化膜等。而且，经由在硅氧化膜等上形成的接触孔堆积势垒金属以及铝层，形成电极。
另外，关于在第一岛区域69中形成的NPN晶体管、在第二岛区域70中形成的横向PNP晶体管以及在第三岛区域71中形成的功率NPN晶体管63的说明，参照图1中的说明，这里，该说明从略。而且，作为电机的驱动元件，也可以使用功率MOS晶体管。
在本实施方式中，在第一、第二以及第三岛区域69、70、71中，N型的埋入扩散区域75、76、77分别在衬底64和第一外延层65边界部分上形成。而且，P型的埋入扩散区域78、79、80分别在第一以及第二外延层66、67的边界部分形成。而且，P型的埋入扩散区域78、79、80与处于接地状态的P型的埋入扩散区域81以及扩散区域82连结，承担作为衬底的作用。
另一方面，在第一、第二以及第三岛区域69、70、71中，从P型的扩散区域82和分离区域68之间的第三外延层67表面分别形成N型的扩散区域83、84、85。在N型的扩散区域83、84、85中施加电源电位。而且，在本实施方式中，在第一外延层65和第二外延层66的边界部分形成N型的埋入扩散区域86、87、88。而且，在第二外延层66和第三外延层67的边界部分，形成N型的埋入扩散区域89、90、91。按照该结构，实际上在N型的埋入扩散区域75、76、77中也施加电源电位。
另外，在本实施方式中，N型的埋入扩散区域75、76、77和N型的扩散区域83、84、85通过N型的扩散区域完全不连结。但是，不必限定在该情况下，例如，两者在N型的扩散区域连结也可以。在该结构中，在N型的埋入扩散区域75、76、77中更准确地施加电源电位。
如上所述，在本实施方式的结构中，例如从作为驱动元件的功率NPN晶体管63的导通动作向截止动作转移时，由于电机的反电动势，在功率NPN晶体管63的集电极区域施加负电位。而且，在第三岛区域71中，在由N型的外延层66、P型的埋入扩散区域80、N型的埋入扩散区域77构成的寄生NPN晶体管中，在发射极区域和基极区域的结区域(以下称作寄生结区域)施加正向偏置。由此，从该寄生结区域产生自由载流子(电子)。
但是，在产生自由载流子(电子)的第三岛区域71中，实际上，施加电源电位的N型的埋入扩散区域77区分衬底64和P型的埋入扩散区域80。由此，从寄生结区域产生的自由载流子(电子)从N型的扩散区域77、85、88、91被引出。换言之，可以防止从第三岛区域71产生的自由载流子(电子)流入构成小信号部62的岛区域69、70。因此，可以防止根据构成小信号部62的NPN晶体管、横向PNP晶体管的误动作，而使作为驱动元件的功率NPN晶体管63在截止动作时进行导通动作。
另一方面，在构成小信号部62的第一以及第二岛区域69、70中，在从构成功率NPN晶体管63的第三岛区域7 1流出自由载流子(电子)的情况下，也可以经由在自身的岛区域69、70中形成的N型的扩散区域75、76、83、84、86、87、88、90引出流入的自由载流子(电子)。
进而，在本实施方式中，在小信号部62中，N型的埋入扩散区域75、76和P型的埋入扩散区域78、79形成于不同的区域。因此，与两扩散区域形成于相同区域的情况不同，以所希望的杂质浓度形成。其结果，P型的埋入扩散区域78、79成为更准确的接地状态，抑制闭锁现象，可以提高作为小信号部62的作用。
另外，如上所述，在本实施方式中，说明了施加电源电位的N型的埋入扩散区域在驱动元件形成区域的衬底和外延层之间形成的情况，或在小信号部的衬底和外延层之间形成的情况，但不必限定于该情况。例如N型的埋入扩散区域分别形成于驱动元件形成区域以及控制元件形成区域的情况也可以，而且，N型的埋入扩散区域形成于驱动元件形成区域以外的整个区域的情况也可以。而且，在本实施方式中，说明了在衬底上表面层叠两层或三层的外延层的情况，但不必限定于该情况。例如在衬底上表面上层叠三层、四层和多层的外延层也可以。另外，在不脱离本发明的要点的范围内可以有各种变更。
权利要求
1.一种半导体集成电路装置，包含多层的逆导电型外延层，层叠在一导电型的半导体衬底上；以及分离区域，将所述外延层区分为多个岛区域，在所述多个岛区域中至少包括驱动电机的驱动元件，以及控制该驱动元件的控制元件，其特征在于在形成所述控制元件的岛区域中，在所述衬底和在该衬底上表面层叠的第一层的外延层之间，形成逆导电型的埋入扩散区域，而且，在所述第一层的外延层上表面的外延层之间，形成接地状态的一导电型的埋入扩散区域。
2.如权利要求1所述的半导体集成电路装置，其特征在于区分形成所述控制元件的岛区域的分离区域和所述一导电型的埋入扩散区域相连，而且，在位于形成所述控制元件的岛区域的附近的最上层的外延层上，形成施加电源电位的逆导电型的扩散区域。
3.如权利要求1或权利要求2所述的半导体集成电路装置，其特征在于形成所述控制元件的岛区域被一导电型的连接扩散区域包围，该一导电型的连接扩散区域被接地。
4.一种半导体集成电路装置，包含多层的逆导电型外延层，层叠在一导电型的半导体衬底上；以及分离区域，将所述外延层区分为多个岛区域，在所述多个岛区域中至少包括驱动电机的驱动元件，以及控制该驱动元件的控制元件，其特征在于在形成所述控制元件的岛区域中，在所述衬底和在该衬底上表面层叠的第一层的外延层之间，形成逆导电型的埋入扩散区域以及一导电型的第一埋入扩散区域，而且，形成所述第一埋入扩散区域，使其至少从所述逆导电型的埋入扩散区域的上表面导出，所述第一埋入扩散区域与成为接地状态的一导电型的第二埋入扩散区域连结。
5.如权利要求4所述的半导体集成电路装置，其特征在于在所述逆导电型的埋入扩散区域上表面的所述外延层上，配置形成所述控制元件的多个岛区域，而且，在位于该多个岛区域的附近的最上层的外延层上，形成施加电源电位的逆导电型的扩散区域。
6.如权利要求4或权利要求5所述的半导体集成电路装置，其特征在于在形成所述驱动元件的岛区域中，至少形成所述一导电型的第一埋入扩散区域，所述第一埋入扩散区域成为经由形成所述驱动元件的岛区域的分离区域接地的状态。
7.一种半导体集成电路装置，包含多层的逆导电型外延层，层叠在一导电型的半导体衬底上；以及分离区域，将所述衬底以及所述外延层区分为多个岛区域，在所述多个岛区域中至少包括驱动电机的驱动元件，以及控制该驱动元件的控制元件，其特征在于在形成所述控制元件的岛区域中，在所述衬底和在该衬底上表面层叠的第一层的外延层之间，形成逆导电型的埋入扩散区域，而且，在所述第一层的外延层上表面的外延层之间，形成成为接地状态的一导电型的埋入扩散区域。
8.如权利要求7所述的半导体集成电路装置，其特征在于区分形成所述驱动元件的岛区域的分离区域和所述一导电型的埋入扩散区域连结，而且，在位于形成所述驱动元件的岛区域的附近的最上层的外延层上，形成施加电源电压的逆导电型的扩散区域。
9.如权利要求7或权利要求8所述的半导体集成电路装置，其特征在于形成所述控制元件的岛区域被一导电型的连接扩散区域包围，该一导电型的连结扩散区域被接地。
10.一种半导体集成电路装置，包含多层的逆导电型外延层，层叠在一导电型的半导体衬底上；以及分离区域，将所述外延层区分为多个岛区域，在所述多个岛区域中至少包括驱动电机的驱动元件，以及控制该驱动元件的控制元件，其特征在于在形成所述控制元件的岛区域中，在所述衬底和在该衬底上表面层叠的第一层的外延层之间，形成逆导电型的埋入扩散区域以及一导电型的第一埋入扩散区域，而且，形成所述第一埋入扩散区域，使其至少从所述逆导电型的埋入扩散区域的上表面导出，所述第一埋入扩散区域与成为接地状态的一导电型的第二埋入扩散区域连结。
11.如权利要求10所述的半导体集成电路装置，其特征在于在位于形成所述驱动元件的岛区域的附近的最上层的外延层上，形成施加电源电位的逆导电型的扩散区域。
12.如权利要求10或权利要求11所述的半导体集成电路装置，其特征在于在形成所述控制元件的岛区域中，至少形成所述一导电型的第一埋入扩散区域，所述第一埋入扩撒区域经由形成所述控制元件的岛区域的分离区域而成为接地的状态。
全文摘要
本发明提供一种半导体集成电路装置。在本发明的半导体集成电路装置(1)中，在构成小信号部(2)的岛区域(8、9)中，在衬底(4)和外延层(5)之间形成N型的埋入扩散区域(29)。由此，在构成小信号部(2)的岛区域(8、9)中，实际上，在施加电源电位的N型的埋入扩散区域(29)中区分衬底(4)和第一外延层(5)。其结果，可以防止由于电机的反电动势而从功率NPN晶体管(3)产生的自由载流子(电子)流入小信号部(2)，并防止小信号部(2)的误动作。
文档编号H01L21/8249GK1604329SQ20041008258
公开日2005年4月6日 申请日期2004年9月21日 优先权日2003年9月29日
发明者神田良, 大川重明, 吉武和广 申请人:三洋电机株式会社