专利名称：一种具有多个内部功能块的芯片及其供电降噪的方法
技术领域：
本发明涉及一种具有多个内部功能块的芯片，特别是一种具有多个内部功能块的芯片的内部供电结构；本发明同时还涉及一种具有多个内部功能块的芯片的供电降噪的方法。
背景技术：
目前在集成芯片设计过程中，当存在多个内部功能块时，为了避免各个内部功能块之间由于共用电源而引起的噪声干扰，往往不得不采用各内部功能块分开独立供电的方式，即在集成芯片的内部芯片部分设计多组基准源，每组基准源对应一组内部功能块，并对其对应的内部功能块独立供电。由于采用的是单独供电的方式，因此必须设置多组基准源，从而造成基准源占据了过多面积，使芯片整体面积增大，这对于目前减小芯片面积，增加芯片集成度的技术发展趋势无疑是相当不利的。另外，由于每组基准源的输出端必须外加去耦电容，才能达到降低噪声的目的，因此现有技术必须又在内部芯片部分对应设置多个焊盘，在芯片的外部封装部分对应设置多个芯片管脚，并将芯片管脚、焊盘、基准源的输出端一一对应的导电连接，再在该芯片的外围电路中设置多组去耦电容，将各个去耦电容分别串联在芯片管脚和地之间。这种方式造成芯片外围电路结构复杂，成本增加，而且外围电路的覆盖面积也不得不增大，同样不利于提高电路的集成度。
发明内容
本发明的目的是针对现有技术的不足，提供一种可简化电路、降低成本、减小面积、提高芯片集成度的具有多个内部功能块的芯片。本发明同时还提供一种具有多个内部功能块的芯片的供电降噪的方法。
为了解决上述技术问题，本发明所采取的技术方案是一种具有多个内部功能块的芯片，由内部芯片部分和外部封装部分构成，所述内部芯片部分包括至少两组内部功能块，所述内部芯片部分还包括一个基准源，用作所述至少两组内部功能块的供电电源，所述内部芯片部分上对应于各个内部功能块均设置有焊盘，所述芯片的外部封装部分设置有一个芯片管脚，所述焊盘分别通过焊线与该芯片管脚导电连接，所述基准源的输出端通过芯片内部连接线至少与其中一个焊盘导电连接。
所述基准源的输出端可以通过芯片内部连接线与至少一组内部功能块导电连接。
所述多个焊盘可以相邻排列在内部芯片部分的边沿处，所述焊线分布在外部封装部分内。
所述内部功能块可以有两组，其中一组为锁相环，另一组为内部逻辑电路。
所述焊盘可以有两个，其中一个通过内部连接线与所述基准源的输出端导电连接，另一个通过内部连接线与所述锁相环导电连接。
所述基准源的输出端可以与内部逻辑电路导电连接。
一种具有多个内部功能块的芯片的供电降噪方法，在具有多个内部功能块的芯片内部，采用一个基准源，并对应每个内部功能块设置一个与之导电连接的焊盘，在芯片的外部封装上设置一个芯片管脚，所述各个焊盘均通过焊线连接到该芯片管脚上，所述基准源的输出端至少与一个焊盘导电连接，从而使基准源可以同时作为所述多个内部功能块的供电电源；在该芯片的外部设置去耦电容，并使所述去耦电容串联连接在所述芯片管脚和地之间。
所述基准源的输出端可以通过芯片内部连接线与至少一组内部功能块导电连接。
所述多个焊盘可以相邻排列在内部芯片部分的边沿处，所述焊线分布在外部封装部分内。
所述内部功能块可以有两组，其中一组为锁相环，另一组为内部逻辑电路；所述焊盘有两个，其中一个通过内部连接线与所述基准源的输出端导电连接，另一个通过内部连接线与所述锁相环导电连接；所述基准源的输出端与内部逻辑电路导电连接。
在上述技术方案中，本发明由于采用一个基准源作为多个内部功能块的公共电源供电者，从而相对现有技术，可以大大减少基准源所占面积，为内部功能块的数量增加提供的空间上的便利，也节省了芯片本身的成本。同时，由于采用多个焊盘分别与一个芯片管脚利用焊线连接的方式，从而可以在不同内部功能块之间引入了焊线的电感，达到降低内部功能块相互之间的噪声干扰的目的。而且，用于与去耦电容连接的芯片管脚只需一个，也为芯片增添其它功能管脚提供了空间。另外，外围电路中为去耦降噪而设置的去耦电容也只需要一个，从而节省了外围电路的空间，也节省了芯片外围电路的制作成本。因此，相对现有技术，本发明具有电路结构简单、可降低加工和使用成本、提高芯片本身以及使用环境的集成度等特点。
附图1为本发明一种具有多个内部功能块的芯片的结构示意图。
具体实施例方式
下面将结合说明书附图及具体实施例对本发明作进一步详细说明。
为了便于理解，本发明提供的一种实施例是应用在具有锁相环的芯片上。
参考附图，本实施一种具有多个内部功能块的芯片，由内部芯片部分2和外部封装部分4构成，所述内部芯片部分2包括两组内部功能块，其中一组为锁相环5，另一组为内部逻辑电路3。所述内部芯片部分还包括一个基准源1，用作所述两组内部功能块的供电电源。
本实施例中，所述内部芯片部分2上对应于各个内部功能块均设置有焊盘7、12。所述芯片的外部封装部分4设置有一个芯片管脚10。所述焊盘7、12分别通过焊线8、11与该芯片管脚10导电连接，所述基准源1的输出端通过芯片内部连接线6至少与焊盘12导电连接。
所述焊盘12通过内部连接线6与所述基准源1的输出端导电连接，另一个通过内部连接线6与所述锁相环5导电连接。所述基准源1的输出端与内部逻辑电路3导电连接。
所述焊盘12相邻排列在内部芯片部分的边沿处，从而使所述焊线8、11分布在外部封装部分4内。
本实施例所提供的一种具有多个内部功能块的芯片的供电降噪方法，除在芯片内部采用一个基准源1作为锁相环5和内部逻辑电路3的公共供电电源外，还在该芯片的外部设置去耦电容9，并使所述去耦电容9串联连接在所述芯片管脚10和地之间。从而一方面在两组内部功能块之间引入焊线8、11的电感，降低两组内部功能块相互的噪声干扰；并且，还利用去耦电容9达到去耦降噪的目的。
以上仅为本发明的一种应用的具体实施例。事实上，当芯片内部具有两个或两个以上的功能块，且多个功能块之间如直接共用电源的存在噪声干扰问题时，都可以采用本发明所提供的结构和方法。因此，作为本领域内的技术人员，很容易的将本发明的技术方案应用于本实施例具有锁相环的芯片以外的芯片上。因此，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。
权利要求
1.一种具有多个内部功能块的芯片，由内部芯片部分和外部封装部分构成，所述内部芯片部分包括至少两组内部功能块，其特征在于所述内部芯片部分还包括一个基准源，用作所述至少两组内部功能块的供电电源，所述内部芯片部分上对应于各个内部功能块均设置有焊盘，所述芯片的外部封装部分设置有一个芯片管脚，所述焊盘分别通过焊线与该芯片管脚导电连接，所述基准源的输出端通过芯片内部连接线至少与其中一个焊盘导电连接。
2.如权利要求1所述具有多个内部功能块的芯片，其特征在于所述基准源的输出端通过芯片内部连接线与至少一组内部功能块导电连接。
3.如权利要求1所述具有多个内部功能块的芯片，其特征在于所述多个焊盘相邻排列在内部芯片部分的边沿处，所述焊线分布在外部封装部分内。
4.如权利要求1或2或3所述具有多个内部功能块的芯片，其特征在于所述内部功能块有两组，其中一组为锁相环，另一组为内部逻辑电路。
5.如权利要求4所述具有多个内部功能块的芯片，其特征在于所述焊盘有两个，其中一个通过内部连接线与所述基准源的输出端导电连接，另一个通过内部连接线与所述锁相环导电连接。
6.如权利要求5所述具有多个内部功能块的芯片，其特征在于所述基准源的输出端与内部逻辑电路导电连接。
7.一种具有多个内部功能块的芯片的供电降噪方法，其特征在于在具有多个内部功能块的芯片内部，采用一个基准源，并对应每个内部功能块设置一个与之导电连接的焊盘，在芯片的外部封装上设置一个芯片管脚，所述各个焊盘均通过焊线连接到该芯片管脚上，所述基准源的输出端至少与一个焊盘导电连接，从而使基准源可以同时作为所述多个内部功能块的供电电源；在该芯片的外部设置去耦电容，并使所述去耦电容串联连接在所述芯片管脚和地之间。
8.如权利要求7所述具有多个内部功能块的芯片的供电降噪方法，其特征在于所述基准源的输出端通过芯片内部连接线与至少一组内部功能块导电连接。
9.如权利要求7所述具有多个内部功能块的芯片的供电降噪方法，其特征在于所述多个焊盘相邻排列在内部芯片部分的边沿处，所述焊线分布在外部封装部分内。
10.如权利要求7或8或9所述具有多个内部功能块的芯片的供电降噪方法，其特征在于所述内部功能块有两组，其中一组为锁相环，另一组为内部逻辑电路；所述焊盘有两个，其中一个通过内部连接线与所述基准源的输出端导电连接，另一个通过内部连接线与所述锁相环导电连接；所述基准源的输出端与内部逻辑电路导电连接。
全文摘要
本发明公开了一种具有多个内部功能块的芯片，由内部芯片部分和外部封装部分构成，所述内部芯片部分包括一个基准源和至少两组内部功能块，还对应于各个内部功能块均设置有焊盘，所述芯片的外部封装部分设置有一个芯片管脚，所述焊盘分别通过焊线与该芯片管脚导电连接，所述基准源的输出端通过芯片内部连接线至少与其中一个焊盘导电连接，从而向各内部功能块供电。本发明同时还公开了一种具有多个内部功能块的芯片的供电降噪方法，在采用前述芯片结构的同时，在该芯片的外部电路中设置串联连接于所述芯片管脚和地之间的去耦电容。相对现有技术，本发明具有电路结构简单、可降低加工和使用成本、提高芯片本身以及使用环境的集成度等特点。
文档编号H01L23/48GK1604325SQ20041008875
公开日2005年4月6日 申请日期2004年11月3日 优先权日2004年11月3日
发明者贾钧 申请人:北京中星微电子有限公司