专利名称：加热磁随机存取存储单元以易于状态转换的制作方法
技术领域：
本发明涉及磁存储器件阵列，更具体地说，涉及利用局部加热所选单元以减少对转换功率的需求的技术和电路。
背景技术：
高密度、高速度、非易失性、低功率以及低成本是许多存储设备的共同目标。但在实际中不是所有这些目标都能很现实地达到的，一些折中选择是不可避免的。特定的应用确定了要做哪些折中。例如，静态随机存取存储器(SRAM)速度很快，但通常以较低的密度作为代价。这种存储器在CPU高速缓冲存储器应用中就很有用。动态随机存取存储器(DRAM)是高密度，但不是非易失性的。所以DRAM通常用在通用计算机的主存储器应用中。
较新型的存储器如磁随机存储器(MRAM)本身是非易失性的，但仍然要在密度、存取速度等之间找到折中方案。根据不同的磁现象，例如各向异性磁阻、巨磁阻和隧道磁阻等已开发出三种类型的MRAM。
本文关注的是隧道磁阻型MRAM。磁隧道结(MTJ，有时也称为自旋相关隧道结，即，SDT结)存储单元的交叉点阵列允许直接寻址。每个单元以依赖于存储的数字数据值的电阻的形式出现。
传统的MTJ存储单元包括由电绝缘体分隔开的两个磁性层。绝缘体非常薄，会在其接触的磁性层之间产生隧道电流。这种隧道电流表现为取决于两个磁性层的磁化相对取向的电阻。上下磁性层淀积成椭圆形，这样它们的磁化就会发生在两个优选方向之一，例如椭圆的纵向。也可使用例如矩形或不对称形以及具有适当纵横比(即长度对宽度比)的其它形状。
下磁性层用高矫顽性材料制造，并在退火处理步骤中将其永久磁化在设置方向上。这一层用作参考层。上磁性层包括低矫顽性材料，其磁化方向由列和行的写入电流转换，列和行的写入电流各自产生写入磁场，所述各写入磁场在目标交叉点阵列交叉点处组合。这一层用作数据或存储层(有时也称为位层或读出层)。在其它型式中，数据层和参考层可以用相反的顺序淀积。在一种称为“自旋阀”的存储单元型式中，通过邻近反铁磁层的交互耦合来″销定″参考层。在这种自旋阀中，被销定的参考层的磁化取向基本上是固定的。
穿过隧道势垒的电阻取决于所述数据层和参考层中磁化的相对取向。当这些磁化取向在同一方向时，电阻会有某一数值，而当磁化方向彼此相反时，电阻就会改变。这种电阻改变就是隧道磁阻(TMR)效应，且数据层的状态可以用测量层上的视在电阻来读出。通常，当磁化取向平行时，MTJ电阻就低，不平行时就高。
当单元更小时，热稳定性问题就更为重要。小磁存储单元的矫顽磁力或转换磁场必需足够大，以确保存储的信息不会因环境影响引起的随机转换而丢失。存储单元变得越小，产生热稳定的存储单元所需的矫顽磁力越大。遗憾的是，产生较大场强的必要性使写入操作时较小存储单元的转换更为困难。
众所周知，提高存储单元的温度会降低转换所需的磁场强度。这是因为磁性材料在所述提高的温度下具有较高的热能。而且，当电流通过磁存储单元时，单元中就会产生热。但这种产生的热很容易通过位线和字线传导到存储单元之外，不能利用来促进磁存储单元的转换。
因此需要有一种磁存储器件，其中，减小了磁存储单元的热损失，因而所述热量可被利用来促进单元状态的转换。
发明内容
简言之，本发明的磁随机存储器(MRAM)实施例包括以不同的阻抗值存储数据的磁存储单元阵列。所述MRAM还包括位线和字线的网格，用以在磁存储单元阵列中选择性地存取数据。所述网格具有多个热阻和电阻部分，它们提供对各磁存储单元的连接。所述各电阻部分增加了对每个存储单元所产生的热的热阻，并且在工作时提供对有源存储单元的局部加热，便于单元状态的转换。
从以下对本发明实施例的说明中可以更充分的理解本发明。所述说明是参考附图作出的。
图1A为按照本发明第一实施例的磁存储器件的透视图，其中隔离层在MRAM单元之上；图1B为按照本发明第一实施例的磁存储器件的示意的截面图；图2为按照本发明第二实施例的磁存储器件的示意的截面图，其中隔离层在MRAM单元之下；图3为按照本发明第三实施例的磁存储器件的示意的截面图，其中字线或位线具有减小厚度的部分；以及图4A为按照本发明第四实施例的磁存储器件的示意的顶视图，而图4B为其示意的截面图，其中字线或位线具有减小宽度的部分。
具体实施例方式
图1A和1B示出本发明的磁随机存取存储器(MRAM)阵列的实施例，并且在本文中以总标号100代表。MRAM包括磁阻存储单元102的阵列。这些单元都基于隧道磁阻(TMR)技术，通过介电隧道势垒的隧道电流受两个相邻磁性层的相对取向的影响。每个存储单元102包括磁参考层104、介质层106和磁数据层108。所述器件还包括导电的字线110、112和位线(以位线114为代表)。为清晰起见，仅示出一条位线。
当数据写入电流加到位线114上时，磁场就包围了位线114。这种磁场可以用来转换磁存储单元，例如通过将永磁数据层倒转到反向极化等。因此，可以随加到位线110上的电流所产生的磁场方向而变地存储二进制信息。
在此实施例中，在相应的磁存储单元102和位线114之间的交叉点网格中设置隔离层116。隔离层116包括导电材料并具有凹槽118。凹槽中充填有绝热材料120，例如SiO2。隔离层形成了热阻挡层，因为导电材料具有较小的截面积，因此能传导热的截面积相对较小。于是，存储单元所产生的许多热量就不会散去，这些热量有利于磁存储单元102的转换。隔离层在凹槽处减小的截面积也增加了隔离层的电阻，使它成为电阻加热器。这种附加的局部热量进一步便利于磁存储单元的转换。
图1A示意地示出电路单元120，在使用时电路单元120通过位线114产生写入电流。电路单元120还可以通过字线110和112产生写入电流。为清晰起见，字线110和112到电路单元120的电连接未示出。每个磁存储单元可以包括许多附加层，为了简洁，均未示出。
介质层106足够薄，使得当在字线110或112和位线114之间施加适当电位时，就会有隧道电流流过介质层106。存储单元的隧道效应概率及其阻抗取决于数据层108的磁化方向与参考层104的磁化方向的关系。所以，根据取决于存储单元102的电阻的隧道电流，就可以确定数据层中的磁化取向。
隔离层116是电阻性的，并且在此实施例中由TaN或硅化物组成。一般来说，可用的材料包括非晶材料，例如非晶硅或非晶碳，因为非晶态有较高的热阻。隔离层116具有蚀刻的凹槽，凹槽周围为连接到位线(例如位线114)的连接表面。隔离层116可直接接触位线。或者，隔离层不直接接触位线，其它材料层将隔离层和位线分隔开。
字线110和112也可以起位线的作用。而且，应当指出，每个磁存储单元可以包括许多附加层，例如盖层、反铁磁性销定(AF)层和子晶层。此外，应当指出，在所述实施例的不同方案中，隔离层可以设置在存储单元之上或之下，并且参考层(或数据层)可以处在每个存储单元的上部或下部。
在所述实施例的具体实例中，隔离层的高度为大约100nm，底面积为大约150×150nm。各个凹槽周围的各自的连接表面积是底表面积的大约10％到20％。在图1B中凹槽118延伸到隔离层116的一部分，在其它实施例中，凹槽可以延伸到隔离层的整个厚度。
在所述特定实例中，数据层108由镍铁(NiFe)组成，参考层104由钴铁(CoFe)组成，介质层106由Al2O3组成。这些层具有大约150nm×150nm的相同平面面积，且参考层104、数据层108和介质层106的厚度分别为大约3.5nm、3nm和1.2nm。在此实例中，隔离层116具有和磁存储单元102同样的平面底表面积。或者，隔离层116可以具有比磁存储单元102大或小的底表面积。而且，隔离层116可以不以磁存储单元102为中心。
隔离层116的制造如下。首先用已知的淀积和蚀刻加工步骤制造磁存储单元102。在形成图案之前，在磁存储器层上淀积导电材料层(例如掺杂非晶硅)，其厚度为大约100nm。蚀刻存储单元时使所述导电隔离材料形成图案，得到具有和存储单元102同样尺寸的隔离层116。用诸如SiO2的介质材料覆盖存储单元和存储单元之间的区域，并用化学-机械抛光(CMP)使之平面化。用正抗蚀剂光刻过程来限定各隔离层的凹槽的位置和大小。随后是各向异性蚀刻过程，形成隔离层的凹槽芯。由于蚀刻过程是各向异性的，因此有可能形成这样的凹槽，使得每个隔离层的导电部分具有基本上是U形的截面，其中，侧边的厚度越到侧边末端越小。所述过程就可以制造出尺寸在光刻极限值以下的连接表面。然后用绝热材料例如SiO2充填凹槽，再次化学-机械抛光所述结构，得到平整的表面，而隔离层在凹槽周围的表面积被暴露出来。这样，隔离层的中心部分是绝热材料，而隔离层的周边部分是导电材料。
用此方法有可能实现具有锥形壁的狭窄导电环的隔离层。也有可能用热绝缘体充填其中间部分。存储单元周围的材料是绝缘介质，几乎总是热绝缘的，所以隔离层环的两侧周围都是热绝缘的。
图1A包括数据写入发生器120，它通过位线114输出数据写入电流。所述电路也可通过字线110和112产生电流。字线110和112到数据写入发生器120的电连接未示出。
虽然在图1A中未示出，MRAM100通常还包括读出电路，用于检测所选存储单元102的电阻。在读出操作时，将恒定电压加到位线114上并由读出电路检测。外部电路可提供恒定电源电压。
也可使用相反的结构。用绝缘的隔离层环围绕中间的导电锥形或直的中心部分。这种工艺称为″DRAM隔离层″工艺，用来在制造DRAM时在CMOS晶体管的栅极边缘形成陡峭的垂直隔离层。这样，由于降低了栅-源和栅-漏的寄生电容，CMOS晶体管的性能得到显著改善。
图2示出包括磁存储单元202的器件200的一部分。每个磁存储单元包括参考层204、介质层206和数据层208。磁存储单元202的结构和组成类似于图1所示和上述的磁存储单元102。磁存储单元202设置在字线210和位线212之间。但在此实施例的不同方案中，字线210也可起位线的作用，而位线212也可起字线的作用。而且，隔离层214可以位于MRAM单元202的下面。
在本实施例中，隔离层214具有狭窄的导电中心部分216，绝缘套218围绕狭窄的导电中心部分216。狭窄的导电中心部分216的截面积小于MRAM单元的截面积，增加了对各存储单元产生的热的热阻。而且，各隔离层214的相对狭窄的导电中心部分提供了对有源存储单元的局部加热，便于单元状态的转换。
在本实施例中，隔离层的导电材料是TaN或硅化物。一般来说，可用的材料还包括导电的非晶材料，例如非晶硅或非晶碳，因为非晶态有较高的热阻。
隔离层116和214可以不直接和位线接触。例如，可以在隔离层116和位线之间设置另外的材料层。隔离层的高度为大约100nm，底面积为大约150×150nm。这种隔离层的制造如下。
首先，用已知的淀积和蚀刻加工步骤制造磁存储单元202。在形成图案之前，在磁存储器层上淀积厚度为大约100nm的第一绝缘材料层，例如SiO2。在蚀刻存储单元时使第一绝缘材料形成图案，得到具有和存储单元202同样尺寸的隔离层214。在存储单元上方和各存储单元之间的区域充填第二绝缘材料，例如Si3N4，然后通过化学-机械抛光(CMP)使之平面化。利用正抗蚀剂光刻过程限定第一绝缘层中待蚀刻的通路的位置和大小。随后用各向异性蚀刻过程在MRAM单元上的第一绝缘材料层中形成通路，或空心的空隙。将第三绝缘材料层淀积在所述结构上，为MRAM单元上的每个空心部分的壁和底加衬里。然后用各向异性干蚀过程选择性地蚀刻，穿通绝缘衬的底部，暴露出MRAM单元的顶层。第三绝缘层的淀积和蚀刻可将通路的尺寸减小到低于光刻的极限值。然后用导电材料充填空心部分，并用CMP使之平面化，这样就形成了隔离层，它包括导电的中心部分，该导电的中心部分被沿周边的绝缘壁所包围。导电中心部分的可用材料包括TaN、硅化物或导电的非晶材料(例如非晶硅或非晶碳)，因为非晶状态具有较高的热阻。
隔离层214直接和位线接触。或者，隔离层214和位线之间可以设置其它材料层。
图3示出MRAM装置的第三实施例。装置300包括的组件和上述图1(a)和(b)所示装置100相同，但在此实施例中，字线或位线具有与MRAM单元相接触的较小厚度部分。图3示出MRAM单元302，线304和306与MRAM单元302相接触。每个MRAM单元302包括数据层308、介质层310和参考层312。磁存储单元302的结构和组成类似于上述图1所示的磁存储单元102。
每个磁存储单元可包括许多附加层，例如盖层、反铁磁性销定(AF)层和子晶层，为清晰起见，未予示出。此外，在所述实施例的不同方案中，位线304可起字线作用，而字线306可起位线作用。位线304可设置在存储单元302之下，而字线306可设置在存储单元302之上。
位线304的减小的厚度导致电阻和热阻增加，这减小了有源MRAM单元302所产生的热量的损失。而且，由于增加了电阻，减小厚度的部分会产生阻性热，这就更便于单元状态转换。在此实施例中，位线304可包括组合材料。例如，减少厚度的部分可由TaN或硅化物或其它电阻性材料组成。连接减小厚度部分的连接部分可由铜或其它高导电率的材料组成。在这种情况下，对电阻性部分材料的选择可进一步增加减小厚度部分的局部热阻和电阻。
图4A和4B示出MRAM装置的第四实施例。同样，装置400包括的组件和上述图1(a)和(b)所示装置100相同，但在此实施例中，字线或位线具有与MRAM单元相接触较小宽度的部分。图4A和4B示出与位线404及字线406接触的MRAM单元402。磁存储单元402的结构和组成类似于上述图3所示的磁存储单元302。磁存储单元402可包括许多附加层，例如盖层、反铁磁性销定(AF)层和子晶层，为清晰起见，未予示出。此外，在所述实施例的不同方案中，位线404可起字线作用，而字线406可起位线作用。位线404也可设置在存储单元402之下，而字线406可设置在存储单元402之上。
位线404的减小了的宽度导致电阻和热阻增加，这减小了有源MRAM单元402所产生的热量的损失。而且，由于增加了电阻，减小宽度的部分会产生阻性热，这就更便于单元状态转换。和图3所示实施例中一样，减小宽度的部分可由TaN或硅化物组成，进一步增加了减小宽度部分的局部热阻和电阻。
在第三和第四实施例中，位线和字线都由导体例如铜构成，并用标准工艺制造。利用一系列淀积和蚀刻加工步骤形成各电阻性部分。
虽然参考具体实例对本发明作了说明，但本专业的技术人员应当理解，本发明可用许多其它形式来实现。例如，磁存储单元可以是大(colossal)磁阻存储单元(CMR)或巨磁阻存储单元(GMR)。器件100和200可以包括具有排列成任何数量的行与列的任何数量的单元的阵列。另外，应当指出，隔离层不仅可以从上面(如图1(a)和1(b)所示)或从下面(如图2所示)连接到磁存储单元，也可从上和从下同时连接到磁存储单元。此外，隔离层也可具有不止一个凹槽。
另外，还应当指出，MRAM装置可具有图1到4所示的特性组合。例如，MRAM装置可具有隔离层，而且位线和字线可以具有减小截面积的部分，以增加热阻和/或电阻。
权利要求
1.一种磁随机存取存储器(100，200，300)，它包括磁存储单元(102，202，302，402)阵列，它们以不同的阻抗值存储数据；位线和字线(110，112，114，210，212，304，404，406)网格，用于选择性地存取所述磁存储单元(102，202，302，402)阵列中的数据；以及多个相应的电阻器(116，214，304，404)，它们各自与所述磁存储单元(102，202，302，402)以及所述位线和字线(110，112，114，210，212，304，404，406)之一串联；其中，所述相应的电阻器(116，214，304，404)导致对所述磁存储单元(102，202，302，402)中选择的磁存储单元的局部加热，这有助于所述磁存储单元的转换。
2.如权利要求1所述的磁随机存取存储器(100，200，300)，其特征在于所述多个相应的电阻器(116，214，304，404)是这样的电阻器，使得导热通路得以改变，以便减少所述磁存储单元(102，202，302，402)中所述选择的磁存储单元向所述位线和字线(110，112，114，210，212，304，404，406)网格的散热。
3.如权利要求1所述的磁随机存取存储器(100，200，300)，其特征在于所述多个相应的电阻器(116，214，304，404)是这样的电阻器，使得导电率得以改变，导致对所述磁存储单元(102，202，302，402)中所述选择的磁存储单元的电阻性加热。
4.如权利要求1所述的磁随机存取存储器(100，200，300)，其特征在于所述多个相应的电阻器(116，214，304，404)包括多个隔离层(116，214)，每个隔离层(116，214)把一条线连接到所述磁存储单元(102，202)之一，每个隔离层(116，214)具有连接面，所述连接面的周边部分是导电的而中心部分是热绝缘的，以便对来自所述存储单元(102，202)的热传导形成阻挡层，从而便于单元状态的转换。
5.如权利要求4所述的磁随机存取存储器(100，200)，其特征在于所述导电的周边部分的截面积小于所述存储单元(102，202)的截面积。
6.如权利要求4所述的磁随机存取存储器(100，200)，其特征在于所述导电的周边部分包括导电材料的狭窄的隆起线，通过所述狭窄的隆起线建立与所述存储单元(102，202)的电连接。
7.如权利要求1所述的磁随机存取存储器(100，200)，其特征在于所述多个相应的电阻器(116，214)包括多个隔离层(116，214)，每个隔离层(116，214)把一条线(110，112，114，214)连接到所述磁存储单元(102，202)之一，每个隔离层具有连接面，所述连接面的周边部分是热绝缘的而中心部分是导电的，以便对来自所述存储单元(102，202)的热传导形成阻挡层，从而便于单元状态的转换。
8.如权利要求1所述的磁随机存取存储器(100，200)，其特征在于所述多个相应的电阻器(116，214)包括多个隔离层，每个隔离层把一条线连接到所述磁存储单元(102，202)之一，每个隔离层具有由绝热材料构成的连接面，以便对来自所述存储单元(102，202)的热传导形成阻挡层，从而便于单元状态的转换。
9.如权利要求1所述的磁随机存取存储器(300)，其特征在于以所述网格中所述线的截面积减小的区域的形式形成所述相应的电阻器(304，404)。
10.一种制造磁随机存取存储器器件(100，200，300)的方法，所述器件包括存储单元(102，202，302，402)、字线和位线的网格以及将所述字线和位线(110，112，114，210，212，304，404，406)连接到所述存储单元(102，202，302)中相应的存储单元的隔离层，所述方法包括以下步骤利用各向异性蚀刻工艺在每个隔离层的连接面蚀刻凹槽，以便留下狭窄的隆起线，通过所述隆起线建立狭窄的连接。
全文摘要
一种制造磁随机存取存储器(MRAM)(100，200，300)的方法，此方法可降低MRAM阵列中存储单元(102，202，302，402)的热传导。此方法利用位线和字线(110，112，210，304，404，406)格栅来选择性地存取磁存储单元(102，202，302，402)阵列中的数据。所述栅格具有多个热阻和电阻部分(116，214，304，404)，它们提供对磁存储单元(102，202，302，402)的连接。电阻性部分(116，214，304，404)增加了对各存储单元(102，202，302，402)所产生的热的热阻且在工作时提供对有源存储单元(102，202，302，402)的局部加热，以方便于单元状态的转换。
文档编号H01L43/00GK1612263SQ20041009053
公开日2005年5月4日 申请日期2004年10月29日 优先权日2003年10月31日
发明者H·李, T·C·安东尼, M·沙马 申请人:惠普开发有限公司