专利名称：单级晶体管与反熔丝串联接入电源间的反熔丝编程电路的制作方法
技术领域：
本发明涉及半导体存储设备的反熔丝编程电路(antifuseprogramming circuit)。
背景技术：
在半导体存储设备中，传统的提高生产率的方法是利用备用存储单元替换由于故障而损坏的存储单元。
如图1所示，已经提出了一种技术作为此类方法例子，其中所施加的高压是来自编程(破坏)反熔丝外部的技术，(例如，参见2000IEEEInternational Solid-State Circuits Conference，ISSCC2000/SESSION 24/DRAM/Paper WP 24.8，pp.406-407)。可替换的，如图2所示，已经提出了一种所施加的电压是内部生成的负电压的方法，(例如，参见2001 Symposium on VLSI Circuits，Digest of TechnicalPapers，“A Post-Package Bit-Repair Scheme Using Static Latcheswith Bipolar-Voltage Programmable Antifuse Circuits forHigh-Density DRAMs，”pp.67-68)。
在图1中，在编程期间，VPRG节点处于高电压VPP，其与VDD相等或高于VDD，并且在晶体管M21的栅极上施加选择信号SEL。此时，被M21选择的反熔丝AF的节点L0处于VSS，因此反熔丝AF被编程。由于晶体管M21是截止的，所以没有被选中的反熔丝节点N3处于VDD。在相等或高于VDD-VTN的电平上，NMOS M26处于截止状态，因此也没有进行编程。另外，在两端均被编程和导通的反熔丝AF中，NMOS M26保持截止状态直至节点L0处于VPP电平，并且因此也没有漏电流出。基本上，PMOS M25具有对未损坏的反熔丝的节点L0充电至VPP-VTN的功能，并且可以在反熔丝的两端释放电压差异，并且NMOS M26具有阻塞功能，使得漏电流不流过已损坏的反熔丝。
图2是根据图1所示的极性相反的情况。
在日本专利特开平2001-243787(第1页，图1)中，已经披露了这样一种技术，在施加负电压的编程电路中，负电压生成装置的输出端是接地的。
为了对反熔丝进行编程，必须施加高电压并使电流流动。在上述说明的现有技术中，在编程时，两级晶体管与反熔丝是串联接入电源的两端的(图1中的NMOS M21和NMOS M26，图2中的NMOS M33和NMOS M38)。因此，如果下降的电压被抑制并且当前电容是安全的，晶体管所占的空间就会变大。
在如图1所示的现有技术的实例中，去掉NMOS M26以只保留一个晶体管装置，所述晶体管装置当节点L0(N3)变为VPRG，连接VDDD的PMOS M25将不会截止，并且漏电流将在VPRG-VDD之间流过。结果，随着存在在芯片上的多重反熔丝的编程的进行，电压VPP(VPRG)将会下降，并且所施加的电压和电流也因此下降，妨碍了反熔丝编程的稳定性。
发明内容
本发明的目的是提供一种反熔丝编程电路，其提供一种通过既允许稳定的反熔丝编程又减少电路中元件的数目来克服上述说明过的已有技术缺陷的解决手段。
为了达到上述目的，本发明采用了下述结构。本发明的反熔丝编程电路包括多个反熔丝，第一晶体管，从多个反熔丝中选择被编程的反熔丝，以及第二晶体管。用于选择反熔丝的选择信号施加在第一晶体管的栅极上，并且第一电源连接在第一晶体管的源极。第二电源，连接在第二晶体管的漏极，以及第一晶体管的漏极连接在第二晶体管的源极。编程电压施加在反熔丝的一端，第一晶体管的漏极连接在反熔丝的另一端。
如前面已经解释过的，本发明提供了一个单级晶体管，在编程中，其与一个反熔丝与串联接入电源间，因此能够抑制晶体管所占的空间大小，更加有效地利用有限的空间。
本发明的上述和其他目的、特征和优点，将通过下面的描述更加清晰，结合引用相关附图，其描述了本发明的具体实施方式
。
图1为反熔丝编程电路的现有技术的第一个实例的电路图。
图2为反熔丝编程电路的现有技术的第二个实例的电路图。
图3为本发明的反熔丝编程电路的第一个实施例的电路图。
图4为本发明的反熔丝编程电路的第一个实施例的改进的电路图。
图5为本发明的反熔丝编程电路的第二个实施例的电路图。
图6为本发明的反熔丝编程电路的第二个实施例的改进的电路图。
具体实施例方式
如图3所示，在第一个实施例中，本发明的反熔丝编程电路包括多个反熔丝、用于从多个反熔丝中选择被编程的反熔丝AF的第一晶体管M1、以及第二晶体管M2。用来选择反熔丝AF的选择信号SEL施加在第一晶体管M1的栅极上，第一电源VBB连接在第一晶体管M1的源极。第二电源VDD连接在第二晶体管M2的漏极，第一晶体管M1的漏极连接在第二晶体管M2的源极。编程电压VPP施加在反熔丝AF的一端，第一晶体管M1的漏极连接在反熔丝AF的另一端。
如图5所示，在第二个实施例中，本发明的反熔丝编程电路包括多个反熔丝，从多个反熔丝中选择被编程的反熔丝AF的第一晶体管M15，以及第二晶体管M16。用来选择反熔丝AF的选择信号SELB施加在第一晶体管M15的栅极上，第一编程电压VPP施加在第一晶体管M15的源极。第一电源VSS连接在第二晶体管M16的漏极，第一晶体管M15的漏极连接在第二晶体管M16的源极。第二编程电源(VBB)连接在反熔丝AF的一端，第一晶体管M15的漏极连接在反熔丝AF的另一端。
第一实施例图3为本发明的反熔丝编程电路的第一个实施例的电路图。
在图3中，AF为一反熔丝，其中施加在其一端的编程电压VPP与VDD相比为高电压。M1为一NMOS晶体管，其中用来选择反熔丝AF的选择信号SEL施加在栅极上。反熔丝AF的另一端连接在M1的漏极，电源VBB(具有比接地电压更低的电压)连接在M1的源极。M2为一NMOS晶体管，其中低于编程电压VPP的电源电压VDD被施加在其漏极上，第一晶体管M1的漏极连接源极。M3和M4是晶体管，它们形成了反相器。选择信号SEL作为反相器的输入，这些反相器的输出节点N1被连接到晶体管M2的栅极。
当在这种结构的反熔丝编程电路中编程一个所选的反熔丝AF时，VDD电平的电压作为选择信号SEL被施加在晶体管M1的栅极，于是晶体管M1被导通。结果，比接地电压低的电压VBB施加在反熔丝AF的一端。电压VPP施加在所选的反熔丝AF的另一端，反熔丝AF因此被编程。
另一方面，当反熔丝AF没有被选择时，电压VBB(低电平)作为不选择信号SEL施加在晶体管M1的栅极，晶体管M1因此截止。另外，提供高电平作为反相器M3和M4的输出节点N1的输出。这样，VDD被施加在作为反熔丝AF的一端的节点L0上，并且因此即使高压编程电压VPP施加在反熔丝AF的另一端反熔丝AF也不会被编程。
在反熔丝AF被编程后，如果VBB电平的不选择信号SEL施加在晶体管M1的栅极，晶体管M1断开，进一步地，高电平电压作为反相器M3和M4的节点N1的输出被提供。然而，高压编程电压VPP施加在节点L0上，借此晶体管M2截止，漏电流不会流经晶体管M2。这样，编程电压VPP不会发生降低。
因此M2就具有了PMOS25和NMOS26所提供的功能。在图1的已有技术的实例中，所述PMOS25对未损坏的反熔丝的节点L0充电至VPP-VTN，并在反熔丝的两端进行分压，NMOS26阻塞漏电流流经已损坏的反熔丝方向。
因此，本发明可以去除已有技术中必需的晶体管M26，把与反熔丝串联连接的晶体管的数目减少到仅仅一个。
另外，尽管NMOS M1需要大电容来编程反熔丝，NMOS M2的电容仅仅需要足够保持电压，因此可以具有小电容和占用小空间。
在普通操作过程中，有关反熔丝的损坏/未损坏的信息被存在锁存电路中，以提供每个反熔丝的稳定操作。例如，当引进电源时信号SEL设置为高电压，并且晶体管M1导通；并且电压VDD施加在VPP节点，0伏被施加到VBB节点，借此，节点L0被预充电。当信号SEL随后变为低电压，晶体管M1截止，晶体管M2导通未损坏的反熔丝的节点L0被充电至VDD-VTN，并且损坏的反熔丝的节点L0被充电至VDD；借此，节点L0的电平被放大，例如被差分放大器检测并保持在锁存器中。如果增加了逻辑电路，使得当SEL被设置为低电压时，节点N1也变为低电压，那么未损坏的反熔丝的节点L0的电平将保持0伏，差分放大器的裕量(margin)也会因此扩大。
图4示出了图3中晶体管M1的源极-漏极击穿电压不足的情况下，栅极连接在VDD的晶体管M9被连接在晶体管M2的源极和晶体管M1的漏极之间的电路。
第二实施例图5为本发明的反熔丝编程电路的第二个实施例的电路图。
在图5中，AF为一反熔丝，一端连接在电压VBB(比接地电压更低的电压)。M15为一PMOS晶体管，用来选择反熔丝AF的选择信号SELB施加在其栅极上。高电压编程电压VPP连接在M15的源极，AF的另一端连接在M15的漏极。M16为一PMOS晶体管，电源VSS(0伏)施加在其漏极，并且晶体管M15的漏极和反熔丝AF的另一端都连接在其源极。M13和M14是晶体管形成了反相器。选择信号SELB施加在反相器的输入，反相器的输出节点N2连接在晶体管M16的栅极。
在这种反熔丝编程电路中编程一个所选的AF时，VSS(0伏)的电压作为选择信号SELB施加在晶体管M15的栅极，于是晶体管M15导通，电压VPP施加在所选的反熔丝AF的Hi端。比接地电压更低的电压VBB施加在反熔丝AF的另一端，借此反熔丝AF被编程。
另一方面，当反熔丝AF没有被选择时，VPP电平的高电压作为不选择信号SELB施加在晶体管M15的栅极，借此晶体管M15截止。另外，节点N2成为低电平，借此晶体管M16导通。反熔丝AF的节点Hi连接在VSS并且未选择反熔丝没有被编程。进一步地，此时，节点Hi截止，因为作为与|VTP|相等或小于|VTP|的电平，所述通过PMOS M16的栅极和源极的电压与-VTP相等或高于-VTP。
在反熔丝AF被编程后，即使当VPP电平的不选择信号SEL施加在晶体管M15的栅极，并且漏电流不流经晶体管M15时，操作也如上所述继续进行。由此，没有发生编程电压VPP的下降。
图6示出了图5中在晶体管M15的源极和漏极的击穿电压不足的情况下，栅极连接在0伏的晶体管M10被连接在晶体管M15的漏极和晶体管M16的源极的电路。
尽管在图5和图6中反熔丝AF的终端连接在电源，该终端也可以连接在VSS。
本发明的优选实施方式已经用特定细节所描述，这些描述仅仅出于举例说明目的，从而，应当理解可以做出各种修改和变化而不脱离其后权利要求的精神或范围。
权利要求
1.一种反熔丝编程电路，包括多个反熔丝；第一晶体管，用来从所述多个反熔丝中选择编程的反熔丝；和第二晶体管；其中用来选择所述反熔丝的选择信号施加在所述第一晶体管的栅极上，第一电源连接在所述第一晶体管的源极；第二电源连接在所述第二晶体管的漏极，所述第一晶体管的漏极连接在所述第二晶体管的源极；以及编程电压施加在所述反熔丝的一端，所述第一晶体管的漏极连接在所述反熔丝的另一端。
2.如权利要求1所述的反熔丝编程电路，其特征在于，当所述反熔丝在编程状态、不选择信号作为输入施加在所述第一晶体管的栅极时，所述第一晶体管和所述第二晶体管都截止。
3.如权利要求1所述的反熔丝编程电路，其特征在于，当所述第一晶体管截止时，所述第二晶体管的漏极和栅极具有相同的电压。
4.如权利要求1所述的反熔丝编程电路，其特征在于，所述选择信号被反转并作为输入施加在所述第二晶体管的栅极。
5.如权利要求1所述的反熔丝编程电路，其特征在于，所述第一晶体管和所述第二晶体管具有相同的导电型。
6.一种反熔丝编程电路，包括多个反熔丝；第一晶体管，用来从所述多个反熔丝中选择编程的反熔丝；和第二晶体管；其中用来选择所述反熔丝的选择信号施加在所述第一晶体管的栅极，第一编程电源连接在所述第一晶体管的源极；第一电源连接在所述第二晶体管的漏极，所述第一晶体管的漏极连接所述第二晶体管的源极；以及第二编程电源施加在所述反熔丝的一端，所述第一晶体管的漏极连接所述反熔丝的另一端。
7.如权利要求6所述的反熔丝编程电路，其特征在于，当不选择信号作为输入施加在所述第一晶体管的栅极时，所述第一晶体管截止。
8.如权利要求6所述的反熔丝编程电路，其特征在于，当所述第一晶体管截止时，所述第二晶体管的漏极和栅极具有相同的电压。
9.如权利要求6所述的反熔丝编程电路，其特征在于，所述选择信号被反转并作为输入施加在所述第二晶体管的栅极。
10.如权利要求6所述的反熔丝编程电路，其特征在于，所述第一晶体管和所述第二晶体管具有相同的导电型。
全文摘要
一种反熔丝编程电路，包括多个反熔丝、用来从多个反熔丝中选择编程的反熔丝的第一晶体管、以及第二晶体管。用来选择反熔丝的选择信号施加在第一晶体管的栅极，以及第一电源连接在第一晶体管的源极。另外，第二电源连接在第二晶体管的漏极，第一晶体管的漏极连接第二晶体管的源极。最后，编程电压施加在反熔丝的一端，第一晶体管的漏极连接在反熔丝的另一端。
文档编号H01L21/82GK1610007SQ20041009599
公开日2005年4月27日 申请日期2004年10月8日 优先权日2003年10月7日
发明者高井康浩 申请人:尔必达存储器股份有限公司