专利名称：非挥发性内存的制造方法
技术领域：
本发明涉及一种内存组件及其制造方法，且特别是有关于一种非挥发性内存(Non-volatile MEMORY)及其制造方法。
背景技术：
非挥发性内存由于具有可写入、可删除以及断电后仍可保存资料的优点，因此是个人计算机和电子设备所广泛采用的一种内存组件。而且，其还具有非挥发性内存体积小、存取速度快及耗电量低的优点。
非挥发性内存是由多数个以数组排列的存储单元所构成。其中，横向排列的存储单元是通过字符线彼此串接，而纵向排列的存储单元是通过位线彼此串接。而且，一般说来，埋入在基底的条状的源极/漏极区是作为位线使用。不过，由于源极/漏极区是埋入于基底中，因此仍需通过接触窗来达成与外界电性连接的目的。然而，在形成接触窗的过程中，却容易发生接触窗与源极/漏极区对准失误(Miss-Alignment)的问题。虽然上述对准失误的问题可通过形成宽度较大的源极/漏极区来解决，但是此方法会使组件尺寸无法有效缩小，从而使组件积集度的提升受到局限，因此并非一个根本的解决之道。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性内存的制造方法，以解决公知在进行接触窗制程时，容易发生对准失误的问题。
本发明的再一目的是提供一种非挥发性内存，以使组件尺寸缩小，从而提升组件积集度。
本发明提出一种非挥发性内存的制造方法，此方法是先于基底上形成数个堆栈栅极条状物，其中各个堆栈栅极条状物从基底由下而上依序为底介电层、电荷储存层、顶介电层与控制栅极层。之后，在这些堆栈栅极条状物两侧的基底中形成多数条源极/漏极区。然后，在这些堆栈栅极条状物之间的源极/漏极区上形成数个介电条状物，其中这些介电条状物垂直于基底。接着，在这些堆栈栅极条状物与介电条状物上形成多数条字符线，且这些字符线是与堆栈栅极条状物及介电条状物彼此垂直相交。之后，删除未被字符线覆盖的堆栈栅极条状物，以于裸露的介电条状物之间形成多数个开口。继之，在这些开口所裸露的介电条状物侧壁以及这些字符线的侧壁上形成多数个间隙壁，其中间隙壁与介电条状物具有不同的蚀刻选择性。然后，在基底上形成介电层，覆盖字符线、间隙壁与介电条状物。接着，于相邻二字符线之间的介电层与介电条状物中形成数个接触窗，其中在形成这些接触窗的过程中是以间隙壁作为自行对准掩模，且接触窗是与源极/漏极区电性连接。
综上所述，由于本发明在相邻二介电条状物之间的开口中形成有间隙壁，且此间隙壁与介电条状物具有不同的蚀刻选择性。因此，当在形成接触窗时，位于间隙壁介电条状物两侧的间隙壁可以提供较佳的保护。换句话说，可以形成一自行对准(Self-Aligned)接触窗。所以，能够解决公知接触窗与源极/漏极区对准失误的问题，并使接触窗的形成具有较大的制程裕度。
本发明提出一种非挥发性内存，此非挥发性内存是由基底、数行源极/漏极区、数行介电条状物、数列字符线、数个堆栈栅极结构、数个保护层、介电层与数个接触窗所构成。其中，数行源极/漏极区配置在基底中。数行介电条状物配置在源极/漏极区上。数列字符线配置于介电条状物上，且与介电条状物垂直相交。数个堆栈栅极结构排成多数列，且每列的堆栈栅极结构配置于字符线与基底之间，且位于介电条状物之间，而且各个堆栈栅极结构从基底由下而上依序为底介电层、电荷储存层、顶介电层与控制栅极层。数个保护层，配置在相邻二列的堆栈栅极结构之间的基底上，且位于介电条状物之间，其中这些保护层具有垂直于基底的侧壁。介电层覆盖介电条状物、字符线与保护层。数个接触窗配置在相邻二列的字符线之间的介电层与介电条状物中，且部分覆盖介电条状物两侧的保护层，其中接触窗是与源极/漏极区电性连接。
由于在相邻二介电条状物之间配置有保护层，且此保护层与介电条状物具有不同的蚀刻选择性。因此，当接触窗配置于该介电层与介电条状物中时，可以有效避免接触窗对准失误的问题。所以，源极/漏极区与其上的介电条状物的宽度可以缩小，进而可以有效提升组件积集度。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1A至图1E为依照本发明的一较佳实施例的一种非挥发性内存的制造流程立体示意图。
图2A至图2C为依照本发明的一较佳实施例的一种非挥发性内存的部分制造流程剖面示意图，其为由图1A的I-I’剖面所得的剖面示意图。
图3为由图1D的II-II’剖面所得的剖面示意图。
图4为由图1E的III-III’剖面所得的剖面示意图。
图5A为Virtual Ground型的非挥发性内存的布局示意图。
图5B为PACAND型的非挥发性内存的布局示意图。
图6为依照本发明的另一较佳实施例的一种PACAND型的非挥发性内存的立体示意图。
符号说明100基底 102堆栈栅极条状物102a堆栈栅极结构104源极/漏极区106底介电层 108电荷储存层110顶介电层 112控制栅极层114口袋型掺杂区 116介电条状物118字符线 120开口122间隙壁(保护层) 124接触窗
126导线层 200条状掩模层202、202a介电材料层 300隔离结构302浮置栅极 304N型井区306存储单元数组的P型井区308抗穿击区T厚度具体实施方式
图1A至图1E是依照本发明一较佳实施例的一种非挥发性内存的制造流程立体示意图。
如图1A所示，本发明的非挥发性内存的制造方法是先在基底100上依序形成一整层的底介电层106、电荷储存层108、顶介电层110、控制栅极层112与掩模层(未绘示)。然后，定义这些膜层，以形成数个堆栈栅极条状物102及条状掩模层(未绘示)。其中，各个堆栈栅极条状物102从基底100由下而上依序为底介电层106、电荷储存层108、顶介电层110与控制栅极层112，而条状掩模层在后续的制程中是会删除。在一较佳实施例中，底介电层106例如是一穿隧层，其材质例如是氧化硅；电荷储存层108例如是一电荷捕捉层，其材质例如是氮化硅；顶介电层110例如是一电荷阻挡层，其材质例如是氧化硅；控制栅极层112的材质例如是掺杂多晶硅，如此可以构成一氮化硅只读存储器。在另一较佳实施例中，底介电层106例如是一穿隧层，其材质例如是氧化硅；电荷储存层108例如是一浮置栅极层，其材质例如是掺杂多晶硅；顶介电层110例如是一闸间介电层，其材质例如是氧化硅；控制栅极层112的材质例如是掺杂多晶硅，如此可以构成一闪存。
之后，在这些堆栈栅极条状物102两侧的基底100中形成多数条源极/漏极区104。在一较佳实施例中，在源极/漏极区104下方也可以形成口袋型掺杂区114。
然后，如图1B所示，在这些堆栈栅极条状物102之间的源极/漏极区104上形成数个介电条状物116，且这些介电条状物116垂直于基底100。此外，介电条状物116的材质例如是氧化硅。
在一较佳实施例中，上述的介电条状物116的形成方法是如图2A至图2C的制造流程剖面(图1A的I-I’剖面)示意图所示，其详细说明如下。首先，请参照图2A，在堆栈栅极条状物102上形成多数个条状掩模层200，其中条状掩模层200的材质例如是氮化硅，而条状掩模层200的形成方式例如是与堆栈栅极条状物102一起定义形成的。接着，于基底100上形成介电材料层202，覆盖这些条状掩模层200与裸露的基底100表面。其中，介电材料层202的材质包括与条状掩模层200具有不同蚀刻选择性的材料，其例如是氧化硅，而形成介电材料层202的方法例如是进行高密度等离子体化学气相沉积制程。然后，请参照图2B，删除位于这些条状掩模层200上的部分的介电材料层202，直到露出部分的条状掩模层200，并保留下位于堆栈栅极条状物102之间的介电材料层202a。之后，请参照图2C，删除条状掩模层200及其上的介电材料层202a，并且形成介电条状物116。
特别是，上述仅举一种方式(图2A至图2C)说明本发明的介电条状物116的形成，然非用以限定本发明。换句话说，在本发明其它实施例中，也可利用其它合适的方法形成垂直于基底100的介电条状物116。
接着，如图1C所示，在这些堆栈栅极条状物102与介电条状物116上形成多数条字符线118，且这些字符线118是与堆栈栅极条状物102及介电条状物116彼此垂直相交。其中，字符线118的形成方法例如是先进行化学气相沉积制程以形成一层字符线材料层(未绘示)，接着定义此字符线材料层，而形成的。
之后，删除未被字符线118覆盖的堆栈栅极条状物102，以于裸露的介电条状物116之间形成多数个开口120及堆栈栅极结构102a。值得一提的是，于此所形成的开口120例如是位于相邻二存储单元数组之间的区域。在一较佳实施例中，若电荷储存层108的材质为导电材料，则至少需将电荷储存层108以上的膜层删除。在另一较佳实施例中，若电荷储存层108为非导电的材料，则将控制栅极层112删除即可。当然，在又一较佳实施例中，也可将裸露的堆栈栅极条状物102全部删除而露出基底100表面。
继之，如图1D所示，在这些开口120所裸露的介电条状物116侧壁以及这些字符线118的侧壁上形成多数个间隙壁122，其中间隙壁122与介电条状物116具有不同的蚀刻选择性。其中，间隙壁122的材质例如是氮化硅、氮氧化硅或是其它合适的材质。此外，间隙壁122的形成方法例如是于基底100上形成一层间隙壁材料层(未绘示)，覆盖裸露的字符线118与介电条状物116，并且填满开口120。接着，进行非等向性蚀刻，删除部分的间隙壁材料层，以形成间隙壁122。特别是，在删除部分的间隙壁材料层时，由于位于开口120的部分的间隙壁材料层，相对于字符线那一膜层而言，是位于下层。因此，仅有部分的间隙壁材料层会被删除。所以，位于开口120中的彼此相对的二间隙壁122会彼此相连，其由图1D的II-II’剖面所得的剖面示意图是如图3所示。
然后，在基底100上形成介电层(未绘示)，覆盖字符线118、间隙壁122与介电条状物116。
接着，如图1E所示，在相邻二字符线118之间的介电层与介电条状物116中形成数个接触窗124，其中，在形成这些接触窗124的过程中是以间隙壁122作为自行对准掩模，且接触窗124是与源极/漏极区104电性连接。而接触窗124的形成方法例如是先于介电层与介电条状物116中形成接触窗开口(未绘示)，以暴露出源极/漏极区104，接着再于接触窗开口中填入导电材料，而形成的。
值得一提的是，由于在预定形成接触窗开口的区域，不论是X方向或是Y方向都形成有间隙壁122，例如位于介电条状物116侧壁的X方向的间隙壁122，以及位于字符线118侧壁的Y方向的间隙壁122，而且这些间隙壁122与介电条状物116具有不同的蚀刻选择性。因此，在形成接触窗开口的过程中，即使在光罩对准上有所偏差，也仅会损伤部分的间隙壁，而该损伤并不会造后续接触窗短路等等的问题。所以，在间隙壁122的保护下，接触窗的形成不会受到对准偏差的影响，从而可以形成自行对准接触窗124。
此外，由图1E的III-III’剖面所得的剖面示意图，图4可知，对准失误的接触窗124，虽有部分会覆盖住位于开口120中的之间隙壁122，但是不会造成接触窗124短路等等的问题。而且，在一较佳实施例中，为了能够有效发挥间隙壁的保护效果，从而提升制程裕度，在开口120处可以形成厚度(T)较厚且彼此相连的间隙壁122(如图4所示)。而形成厚度较厚的间隙壁的方法例如是在图1A的步骤中，将源极/漏极区104之间区域(信道区)缩短，或是在图1B的步骤中，形成高度(Step Height)较高的介电条状物116。特别是，将源极/漏极区104之间区域(信道区)缩短不但可以形成较佳之间隙壁，更可以缩小组件尺寸，达到提升组件积集度的目的。
另外，在形成接触窗124之后，还可在介电层上形成导线层126，其中导线层126是与接触窗124电性连接。
综上所述，由于本发明在相邻二介电条状物之间的开口中形成有间隙壁，且此间隙壁与介电条状物具有不同的蚀刻选择性。因此，当在形成接触窗时，位于间隙壁介电条状物两侧的间隙壁可以提供较佳的保护。换句话说，可以形成一自行对准接触窗。所以，能够解决公知接触窗与源极/漏极区对准失误的问题，并使接触窗的形成具有较大的制程裕度。
此外，由于在形成接触窗时具有较高的制程密度，因此可以缩小源极/漏极区及其上的介电条状物的宽度，从而可以缩小组件尺寸，并提升组件积集度。
另外，在后续形成金属硅化物的过程中，由于开口中形成有厚度较厚的间隙壁，因此还可以有效避免因该处的基底裸露出来，而使金属硅化物形成于基底上，进而造成相邻的源极/漏极区短路的问题。
以下是说明，利用上述方法所得的结构。
请继续参照图1E，上述的非挥发性内存是由基底100、数行源极/漏极区104、数行介电条状物116、数列字符线118、数个堆栈栅极结构102a、数个保护层(间隙壁)122、介电层与数个接触窗124所构成。
其中，数行源极/漏极区104配置在基底100中。数行介电条状物116配置在源极/漏极区104上。数列字符线118配置于介电条状物116上，且与介电条状物116垂直相交。
此外，数个堆栈栅极结构102a排成多数列，且每列的堆栈栅极结构102a配置于字符线118与基底100之间，且位于介电条状物116之间，而且各个堆栈栅极结构102a从基底100由下而上依序为底介电层106、电荷储存层108、顶介电层110与控制栅极层112。
另外，数个保护层122，配置在相邻二列的堆栈栅极结构102a之间的基底100上，且位于介电条状物116之间，其中这些保护层122具有垂直于基底100的侧壁。而且，保护层122与介电条状物116是具有不同的蚀刻选择性。其中，保护层122的材质例如是氮化硅、氮氧化硅或是其它合适的材质，而介电条状物116的材质例如是氧化硅。另外，在一较佳实施例中，保护层122除了位于介电条状物116之间，也位于位线118的侧壁上。
此外，介电层(未绘示)覆盖介电条状物116、字符线118与保护层122。另外，数个接触窗124配置在相邻二列的字符线118之间的介电层与介电条状物116中，且部分覆盖住介电条状物116两侧的保护层122(如图4所示)。其中，接触窗124是与源极/漏极区104电性连接。
除此之外，上述的非挥发性内存更包括一导线层126，配置在介电层上，且与接触窗124电性连接。
由于本发明在相邻二介电条状物之间配置有保护层，且此保护层与介电条状物具有不同的蚀刻选择性。因此，当接触窗配置于该介电层与介电条状物中时，可以有效避免接触窗对准失误的问题。所以，源极/漏极区与其上的介电条状物的宽度可以缩小，进而可以有效提升组件积集度。
除此之外，上述的非挥发性内存及其制造方法是适用于VirtualGround型、PACAND型等形式的内存。其中，Virtual Ground型的布局是如图5A所示，PACAND型的布局是如图5B所示，而该二形式的差异在于隔离结构300的配置与否。此外，在一较佳实施例中，PACAND型的非挥发性内存的立体示意图是如图6所示。在图6中，电荷储存层108为浮置栅极层，且为了增加其与顶介电层110的耦合率比，通常还会于电荷储存层108与顶介电层110之间再形成另一层浮置栅极302。此外，图6中的标号304是指N型井区，标号306是指存储单元数组的P型井区，标号308是指抗穿击区(Anti-Punch)。
综上所述，本发明至少具有下述的优点1.由于本发明在相邻二介电条状物之间的开口中形成有间隙壁，且此间隙壁与介电条状物具有不同的蚀刻选择性。因此，能够解决公知接触窗与源极/漏极区对准失误的问题，并使接触窗的形成具有较大的制程密度。
2.由于在形成接触窗时具有较高的制程密度，因此可以缩小源极/漏极区及其上的介电条状物的宽度，从而可以缩小组件尺寸，并提升组件积集度。
3.在后续形成金属硅化物的过程中，由于开口中形成有厚度较厚的间隙壁，因此还可以有效避免因该处的基底裸露出来，而使金属硅化物形成于基底上，进而造成相邻的源极/漏极区短路的问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当根据权利要求中所界定的为准。
权利要求
1.一种非挥发性内存的制造方法，其特征在于包括于一基底上形成多数个堆栈栅极条状物，且各该堆栈栅极条状物从该基底由下而上依序为底介电层、电荷储存层、顶介电层与控制栅极层；在这些堆栈栅极条状物两侧的基底中形成多数条源极/漏极区；在这些堆栈栅极条状物之间的该些源极/漏极区上形成多数个介电条状物，其中这些介电条状物垂直于该基底；在这些堆栈栅极条状物与该些介电条状物上形成多数条字符线，且这些字符线是与这些堆栈栅极条状物及这些介电条状物彼此垂直相交；删除未被这些字符线覆盖的这些堆栈栅极条状物，以于裸露的这些介电条状物之间形成多数个开口；在这些开口所裸露的这些介电条状物侧壁以及这些字符线的侧壁上形成多数个间隙壁，其中这些间隙壁与这些介电条状物具有不同的蚀刻选择性；在该基底上形成一介电层，覆盖这些字符线、这些间隙壁与这些介电条状物；以及于相邻二这些字符线之间的介电层与这些介电条状物中形成多数个接触窗，其中在形成这些接触窗的过程中是以这些间隙壁作为自行对准掩模，且这些接触窗是与这些源极/漏极区电性连接。
2.如权利要求1所述的非挥发性内存的制造方法，其特征在于部分的这些接触窗是覆盖住位于这些开口中的这些间隙壁。
3.如权利要求1所述的非挥发性内存的制造方法，其特征在于在形成这些间隙壁时，位于这些开口中的彼此相对的该二间隙壁是彼此邻接。
4.如权利要求1所述的非挥发性内存的制造方法，其特征在于这些间隙壁的材质包括氮化硅、氮氧化硅。
5.如权利要求1所述的非挥发性内存的制造方法，其特征在于这些介电条状物的材质包括氧化硅。
6.如权利要求1所述的非挥发性内存的制造方法，其特征在于所形成的这些堆栈栅极条状物上，还包括形成有多数条掩模层。
7.如权利要求6所述的非挥发性内存的制造方法，其特征在于这些介电条状物的形成方法包括在该基底上形成一介电材料层，覆盖这些条状掩模层与裸露的该基底表面；删除位于这些条状掩模层上的部分该介电材料层，直到露出部分的这些条状掩模层，并保留下位于这些堆栈栅极条状物之间的该介电材料层；以及删除这些条状掩模层。
8.如权利要求7所述的非挥发性内存的制造方法，其特征在于形成该介电材料层的方法包括进行高密度等离子体化学气相沉积制程。
9.如权利要求7所述的非挥发性内存的制造方法，其特征在于删除部分该介电材料层的方法包括使用热磷酸，并且使这些条状掩模层的顶角暴露出来。
10.如权利要求1所述的非挥发性内存的制造方法，其特征在于这些间隙壁的形成方法包括在该基底上形成一间隙壁材料层，覆盖这些字符线与这些介电条状物，并且填满这些开口；以及进行一非等向性蚀刻，删除部分该间隙壁材料层。
11.如权利要求1所述的非挥发性内存的制造方法，其特征在于该底介电层为穿隧层，该电荷储存层为电荷捕捉层，该顶介电层为电荷阻挡层。
12.如权利要求1所述的非挥发性内存的制造方法，其特征在于该底介电层为穿隧层，该电荷储存层为浮置栅极层，该顶介电层为闸间介电层。
13.一种非挥发性内存，其特征在于包括多数行源极/漏极区，配置在基底中；多数行介电条状物，配置在这些源极/漏极区上；多数列字符线，配置在这些介电条状物上，且与这些介电条状物垂直相交；多数个堆栈栅极结构，排成多数列，且每列的这些堆栈栅极结构配置在这些字符线与该基底之间，且位于这些介电条状物之间，而且各该堆栈栅极结构从该基底由下而上依序为底介电层、电荷储存层、顶介电层与控制栅极层；多数个保护层，配置在相邻二列的这些堆栈栅极结构之间的该基底上，且位于这些介电条状物之间，其中这些保护层具有垂直于该基底的侧壁；一介电层，覆盖这些介电条状物、这些字符线与这些保护层；以及多数个接触窗，配置在相邻二列的这些字符线的间的该介电层与该介电条状物中，且部分覆盖该介电条状物两侧的这些保护层，其中这些接触窗是与这些源极/漏极区电性连接。
14.如权利要求13所述的非挥发性内存，其特征在于这些保护层与这些介电条状物具有不同的蚀刻选择性。
15.如权利要求14项所述的非挥发性内存，其特征在于这些保护层的材质包括氮化硅、氮氧化硅。
16.如权利要求14所述的非挥发性内存，其特征在于这些介电条状物的材质包括氧化硅。
17.如权利要求13所述的非挥发性内存，其特征在于该底介电层为穿隧层，该电荷储存层为电荷捕捉层，该顶介电层为电荷阻挡层。
18.如权利要求13所述的非挥发性内存，其特征在于该底介电层为穿隧层，该电荷储存层为浮置栅极层，该顶介电层为闸间介电层。
全文摘要
一种非挥发性内存的制造方法，此方法是先在基底上形成数个堆栈栅极条状物，并且在这些堆栈栅极条状物两侧的基底中形成多数条源极/漏极区。然后，在源极/漏极区上形成数个介电条状物。接着，在这些堆栈栅极条状物与介电条状物上形成多数条字符线。之后，删除未被字符线覆盖的堆栈栅极条状物，以形成多数个开口。继之，在这些开口侧壁以及这些字符线的侧壁上形成多数个间隙壁。然后，在基底上形成介电层。接着，于相邻二字符线之间的介电层与介电条状物中形成数个接触窗。
文档编号H01L27/115GK1797744SQ20041010268
公开日2006年7月5日 申请日期2004年12月27日 优先权日2004年12月27日
发明者韩宗廷, 陈铭祥, 吕文彬, 翁孟暄 申请人:旺宏电子股份有限公司