专利名称：一种无垫层的多芯片堆叠封装结构的制作方法
技术领域：
本实用新型涉及集成电路领域，具体地说，涉及集成电路的芯片封装技术，尤其涉及多芯片堆叠式封装结构。
背景技术：
半导体封装在新技术和工艺开发方面取得了稳步的进展。首先，BGA(球栅阵列)占据了封装的领先地位。BGA方式降低了封装尺寸、提高了I/O速度、改善了性能和工艺，生产成本也达到了可以接受的水平。接着CSP封装，它的I/O速度更快，性能更好，组装更容易，成本更合理，可靠性更好，封装尺寸显著缩小，达到或接近芯片的大小。显然，封装技术快到极限了，在X和Y方向上，其大小和芯片已经几乎完全相等了。
现在，晶片薄型化技术使芯片厚度达到了100，75甚至50μm的水平，从而使发展重点转向Z轴和封装堆叠技术上。实际上，通过晶片的薄型化，目前许多堆叠封装技术已经能使多芯片封装的纵向厚度达到昨日的BGA和CSP水平，甚至更薄(约1.2mm)。看起来Z轴是最终的发展前沿的领域。目前，堆叠封装技术主要包括功能芯片直接堆叠和功能芯片之间加入垫层相堆叠。图1和图2分别示出了这两种封装结构的示意图。
如图1所示，图1是功能芯片直接堆叠封装的结构示意图。功能芯片直接堆叠封装的结构包括基片10、第一芯片11-1和第二芯片11-2和引脚12。第一芯片11-12通过粘接剂固定在基片10上，第二芯片11-2也通过粘接剂固定在第一芯片11-1，第一芯片11-1和第二芯片11-2上的电路通过金线13与引脚12电连接，引脚12通过基片10内部线路与锡球14相连。塑封体15将基片10、第一芯片11-1和第二芯片11-2、金线13封装在一起，再加上锡球14，形成最终的集成电路。
如图2所示，图2是功能芯片通过垫层堆叠封装的结构示意图。功能芯片通过垫层堆叠封装的结构包括基片20、第一芯片21-1、第二芯片21-2和引脚22。第一芯片21-1通过粘接剂固定在基片20上，垫层25通过粘接剂固定在第一芯片21-1上，第二芯片21-2通过粘接剂固定在垫层25上，第一芯片21-1和第二芯片21-2上的电路通过金线23与引脚22电连接，引脚22通过基片内部线路与锡球24电连接。塑封体26将基片20、第一芯片21-1和第二芯片21-2、垫片25、金线23和部分引脚22封装在一起，再加上锡球24，形成最终的集成电路。
比较图1和2图可以看出，图1的无垫层的堆叠封装结构只适用于堆叠的芯片有大小的情况，即把小芯片置于大芯片之上。而对于图2的结构，虽然适用于两个芯片尺寸相近的情况，但必须在两芯片之间增加垫层以保护下层芯片的焊线，这种常规的方法，限制了封装纵向厚度，增加了材料和工序成本。
实用新型内容因此，本实用新型的目的在于提供一种无垫层的多芯片堆叠封装结构，具有封装纵向厚度薄，省材料，省工序的优点，使得在更薄的封装内安装更多的芯片成为可能，并适用于各种芯片尺寸。
根据上述目的，本实用新型提供的无垫层的多芯片堆叠封装结构包括第一芯片、第二芯片和基片；其特征在于，所述第一芯片倒装粘接到所述基片上，所述基片的正表面和反表面均设置有引脚，所述基片上开设有通孔，所述第一芯片上的焊盘通过金线穿过所述基板上的所述通孔与所述基片反表面上的引脚电连接；所述第二芯片粘接在所述第一芯片，通过金线与所述基片上表面上的引脚电连接。
2、如权利要求1所述的多芯片堆叠封装结构，其特征在于，所述第一芯片和第二芯片的平面尺寸相同。
3、如权利要求1所述的多芯片堆叠封装结构，其特征在于，所述第二芯片的平面尺寸大于所述第一芯片。
4、如权利要求1至3之一所述的多芯片堆叠封装结构，其特征在于，还包括第三芯片，所述第三芯片的固定在所述第二芯片上，通过金线与所述基片上的引脚相连。
下面将结合附图详细描述本实用新型的封装结构的一个实施例，本实用新型的上述和其它目的、结构和优点通过下面对实施例的详细描述将更为明了。
图1是传统的功能芯片直接堆叠封装的结构示意图；图2是传统的功能芯片通过垫层堆叠封装的结构示意图；
图3是本发有的无垫层的多芯片堆叠封装结构。
具体实施方式
如图3所示，图3示出了本实用新型的无垫层的多芯片堆叠封装结构示意图。本实用新型的封装结构包括第一芯片31-1和第二芯片31-2、基片30和分别位于基片正表面的引脚32-2和位于基片反表面的引脚32-1。第一芯片31-1倒装固定到基片30上，固定的方式可以与传统工艺相似，例如通过粘接剂固定。所谓倒装是将芯片具有焊盘的一面朝向下(朝向基片)。第二芯片31-2以常规方式固定在第一芯片31-1上。
第二芯片31-2用常规的方法通过金线33-2与基片30正表面上的引脚32-2电连接。为了把第一芯片31-1与位于基片30反表面上的引脚31-1电连接，在基片30上设置有通孔34，第一芯片31-1上的焊盘通过金线33-1穿过基板30上的通孔34与基片反表面上的引脚32-1电连接。
由于第一芯片采用倒装方式固定，因此，解决了两个平面尺寸相同的芯片之间堆叠需要增加垫层的问题，从而实现了无论堆叠的平面尺寸(即第一芯片与第二芯片的平面尺寸可以相同，也可以是第二芯片的平面尺寸大于第一芯片)，均不需要垫层的封装结构，将原来的三层结构简化为两层结构，减少了工序步骤，节省了材料，使得在更薄的塑封体内封装更多的芯片成为可能，在同等要求下，可以显著缩小封装尺寸，有利于下游产品的小型化。
在图3的实施例的基础上，还可以有如图4所示的变化。如图4所示，可以如图1的方法，在第二芯片41-2上固定一个尺寸小于第二芯片的第三芯片41-3，其固定方式以及金线的连接方法与图1的例子相同，这里就不再详细描述。
权利要求1.一种无垫层的多芯片堆叠封装结构包括第一芯片、第二芯片和基片；其特征在于，所述第一芯片倒装粘接到所述基片上，所述基片的正表面和反表面均设置有引脚，所述基片上开设有通孔，所述第一芯片上的焊盘通过金线穿过所述基板上的所述通孔与所述基片反表面上的引脚电连接；所述第二芯片粘接在所述第一芯片，通过金线与所述基片上表面上的引脚电连接。
2.如权利要求1所述的多芯片堆叠封装结构，其特征在于，所述第一芯片和第二芯片的平面尺寸相同。
3.如权利要求1所述的多芯片堆叠封装结构，其特征在于，所述第二芯片的平面尺寸大于所述第一芯片。
4.如权利要求1至3之一所述的多芯片堆叠封装结构，其特征在于，还包括第三芯片，所述第三芯片的固定在所述第二芯片上，通过金线与所述基片上的引脚相连。
专利摘要本实用新型涉及一种无垫层的多芯片堆叠封装结构。传统封装结构中包括功能芯片直接堆叠封装技术和功能芯片通过垫层堆叠封装技术。本实用新型提供的无垫层的多芯片堆叠封装结构包括第一芯片、第二芯片和基片；第一芯片倒装粘接到基片上，基片的正表面和反表面均设置有引脚，基片上开设有通孔，第一芯片上的焊盘通过金线穿过基板上的通孔与基片反表面上的引脚电连接；第二芯片粘接在第一芯片，通过金线与基片上表面上的引脚电连接。本实用新型的封装结构具有封装纵向厚度薄，省材料，省工序的优点，使得在更薄的塑封体内封装更多的芯片成为可能，在同等要求下，可以显著缩小封装尺寸，有利于下游产品的小型化。
文档编号H01L21/60GK2805094SQ20042011908
公开日2006年8月9日 申请日期2004年12月30日 优先权日2004年12月30日
发明者陈金华 申请人:威宇科技测试封装有限公司